Power SMPS

Expand your power

[태그:] Power Dissipation

전력 손실 및 발열

  • 3.3V MCU 릴레이 구동 MOSFET 선정: 온저항·게이트 저항·내압 계산

    3.3V MCU 릴레이 구동 MOSFET 선정: 온저항·게이트 저항·내압 계산

    3.3V GPIO로 12V 릴레이를 제어할 때는 MOSFET의 문턱전압보다 실제 게이트 전압에서 보증된 온저항을 먼저 확인해야 한다. 전원과 코일 공차로 정해지는 부하 전류, 코일 차단 시 드레인 피크 전압, GPIO의 충·방전 전류를 함께 계산하면 부품 선정 근거가 분명해진다.

    아래는 특정 제품의 실측 결과가 아닌, 조건을 가정한 저속 DC 릴레이 ON/OFF 설계 예제다.

    목차

    1. VGS(th) 대신 보증 온저항을 확인하기

    AO3400A 데이터시트 Rev 3.1에서 문턱전압 VGS(th)는 드레인 전류 250µA, VDS=VGS 조건으로 정의된다. 최소·표준·최대값은 각각 0.65V·1.05V·1.45V다. 이 시험 전류는 문턱을 정의하는 도통 전류이며, 릴레이 부하 전류에서 낮은 온저항을 보증하는 조건이 아니다.

    제조사의 최대 온저항 규격은 다음과 같다. 표의 접합부 온도 조건은 TJ=25°C다.

    게이트 전압 VGS 시험 드레인 전류 최대 RDS(on)
    2.5V 3A 48mΩ
    4.5V 5A 32mΩ
    10V 5.7A 26.5mΩ

    3.3V MCU를 사용하더라도 GPIO의 High 출력이 항상 3.3V인 것은 아니다. MCU 데이터시트의 VOH 최소값과 부하 조건을 확인하고, 게이트 저항망의 전압 강하와 소스 전압 변동을 반영한 VGS가 온저항 규격의 시험 전압보다 충분히 높은지 확인해야 한다. 온저항 표의 시험 전류를 실제 PCB에서 허용되는 연속 전류로 해석해서도 안 된다.

    출처: AO3400A 공식 데이터시트, 전기적 특성 및 열 특성 표.

    2. 코일 전류와 도통 손실 계산

    예제 조건은 다음처럼 가정한다. GPIO 값은 특정 MCU의 보증 사양이 아니다.

    항목 예제 가정
    공칭 코일 전압·저항 12V·120Ω
    최대 공급전압 13.2V
    저온과 공차를 고려한 최소 코일 저항 108Ω
    GPIO VOH 최소값 2.9V
    게이트 충전 전류 예산 4mA
    계산에 사용할 온저항 48mΩ, VGS=2.5V·TJ=25°C 규격

    공칭 전류는 12V/120Ω=100mA이고, 가정한 최대 전류는 다음과 같다.

    \[I_{coil,max}=\frac{13.2}{108}\approx0.12222\ \mathrm{A}\]

    도통 손실은 전류의 제곱에 비례한다.

    \[P_{cond}=I_{coil}^{2}R_{DS(on)}\]

    공칭 전류에서의 계산값은 0.100²×0.048=0.00048W, 즉 0.48mW다. 최대 전류 가정에서는 약 0.12222²×0.048=0.000717W, 즉 0.717mW다.

    이 값은 25°C 온저항을 적용한 도통 손실 계산이다. 고온의 온저항 증가, 스위칭 손실, 실제 PCB 방열 조건을 포함한 최종 온도 보증값은 아니다. 데이터시트 열 특성은 2oz 구리를 사용한 1in² FR4 기판과 무풍 환경을 기준으로 하므로 실제 기판 조건을 별도로 확인해야 한다.

    전류 비율과 온저항 비율에 따른 정규화 도통 손실. 저항 배율 1.0·1.3·1.5는 비교를 위한 가정이며 특정 온도에서 보증된 값이 아닙니다.
    전류 비율과 온저항 비율에 따른 정규화 도통 손실. 저항 배율 1.0·1.3·1.5는 비교를 위한 가정이며 특정 온도에서 보증된 값이 아닙니다.

    그래프의 저항 배율 1.0·1.3·1.5는 비교를 위해 선택한 모델 값이다. 특정 온도에 대응하는 제조사 보증값이나 실측 데이터가 아니다. 같은 온저항에서는 전류가 1.2배가 될 때 도통 손실이 1.44배가 되는 관계를 보여준다.

    3. GPIO·게이트·릴레이의 연결 조건

    3.3V GPIO, 1kΩ 게이트 저항, 47kΩ 풀다운, AO3400A MOSFET으로 12V 릴레이를 구동하는 회로. 코일 양단에 플라이백 다이오드를 연결하고 접지를 공통으로 사용합니다.
    12V·120Ω 릴레이 코일의 로우사이드 구동 예. 플라이백 다이오드의 캐소드는 +12V에 연결합니다. 부품값은 본문의 선정 조건과 함께 확인하세요.

    예제는 MCU와 부하 전원이 공통 접지를 공유하는 로우사이드 N-MOSFET 회로다. 연결은 다음 표와 같다.

    소자·노드 연결
    릴레이 코일 +12V와 Q1 드레인 사이
    Q1 소스 MCU와 공유하는 공통 GND
    직렬 게이트 저항 Rg GPIO와 Q1 게이트 사이, 예제값 1kΩ
    풀다운 저항 Rpd Rg 뒤쪽의 Q1 게이트와 소스 사이, 예제값 47kΩ
    플라이백 다이오드 D1 캐소드가 +12V, 애노드가 Q1 드레인

    로우사이드 N-MOSFET의 바디 다이오드는 소스에서 드레인 방향이다. 코일 차단 시 드레인이 전원보다 높은 양의 전압으로 상승하면 바디 다이오드는 역바이어스되므로 코일의 플라이백 환류 경로를 대체하지 못한다.

    다이오드 정격과 릴레이 복귀 시간의 관계는 기존 릴레이 플라이백 다이오드 선정과 차단 시간 계산에서 이어서 확인할 수 있다.

    4. 직렬 게이트 저항과 풀다운 계산

    GPIO를 이상적인 3.3V 전압원으로 보고 초기 게이트 충전 전류 예산을 4mA로 정하면, 외부 직렬 저항의 하한 계산은 3.3V/4mA=825Ω이다. 예제에서는 1kΩ를 선택한다. GPIO 내부 출력 저항을 무시한 계산에서 초기 전류 상한은 3.3V/1kΩ=3.3mA다. 실제 부품 선정에는 MCU의 권장 source·sink 전류와 VOH·VOL 조건을 각각 대조해야 한다. 절대 최대 정격 전류를 상시 구동 목표로 사용하지 않는다.

    게이트 뒤쪽에 47kΩ 풀다운을 연결하면 정상상태에서 분압이 발생한다. VOH 최소값 2.9V, 게이트 누설 무시, 소스 전압 바운스가 없는 공통 접지 조건에서는 다음과 같다.

    \[V_{GS}=2.9\times\frac{47}{1+47}\approx2.8396\ \mathrm{V}\]

    이 DC 가정에서는 2.5V 온저항 규격의 시험 전압보다 높다. 실제 회로에서도 온도·전원 공차·소스 전압 변동을 포함한 여유를 확인해야 한다. GPIO를 3.3V로 두었을 때 저항망으로 흐르는 DC 전류는 3.3V/48kΩ=68.75µA다.

    리셋 중 GPIO가 High-Z일 때를 위한 정적 계산도 가능하다. 총 누설 전류를 1µA, 허용 게이트 전압을 0.3V로 가정하면 Rpd≤0.3V/1µA=300kΩ이다. 47kΩ에서는 정적 누설 전압이 약 47mV다. 풀다운은 게이트 가까이에 배치하되, 이 계산이 급격한 드레인 전압 변화에 의한 밀러 유입 전류나 모든 전원 인가 순서에서의 오도통 방지를 보증하는 것은 아니다.

    5. 코일 클램프를 포함한 MOSFET 내압 계산

    AO3400A의 VDS 절대 최대 정격은 30V다. 선정 시에는 다음 전압 합에 설계 여유가 있어야 한다.

    \[V_{sup,max}+V_{clamp,max}+V_{overshoot} < V_{DS,rating}\]

    일반 다이오드의 클램프 전압을 1V, 배선 오버슈트를 3V로 가정하면 피크는 13.2+1+3=17.2V다. 이는 30V보다 낮지만, 가정한 전압 합을 확인한 것이므로 실제 드레인 파형과 부품 공차를 검증해야 한다.

    반대로 24V 제너와 순방향 전압 0.8V 다이오드를 조합하는 가정에서는 오버슈트가 없어도 13.2+24+0.8=38V다. 따라서 이 조건에 30V AO3400A를 적용할 수 없다. 더 높은 내압 소자를 선정할 때도 제너의 실제 클램프 전류·온도·공차와 배선 서지를 포함해 판단해야 한다. 공급전압만 보고 MOSFET 내압을 고르면 이 차이를 놓치기 쉽다.

    6. 저속 ON/OFF와 PWM을 구분해 검증하기

    AO3400A의 총 게이트 전하 Qg는 표준 6nC·최대 7nC이지만, 시험 조건은 VGS=4.5V·VDS=15V·ID=5.7A다. 이를 3.3V 구동에서 보증된 전하량으로 사용하면 안 된다. 또한 Qg/Ig는 거친 충전 시간 추정이며 밀러 플래토를 포함한 실제 드레인 천이 시간과 같지 않다. 관련 원리는 TI SLUA618A 게이트 드라이버 설계 문서를 참고할 수 있다.

    저속 릴레이 ON/OFF용 저항값을 고속 PWM 솔레노이드 회로에 그대로 적용하지 않는다. 전용 드라이버의 필요 여부는 게이트 전하, GPIO의 source·sink 능력, 스위칭 손실, 온도와 EMI 예산을 함께 검토해 결정한다.

    최종 확인 순서는 다음과 같다.

    1. 실제 부품의 코일 공차와 공급전압 범위로 최대 전류를 다시 계산한다.
    2. 정상 동작 중 게이트-소스 전압이 온저항 보증 조건을 만족하는지 측정한다.
    3. 부팅·리셋·전원 인가 순서에서 게이트 오도통과 소스 전압 바운스를 확인한다.
    4. 코일 차단 시 드레인 피크와 링잉이 선정한 내압 여유 안에 있는지 확인한다.
    5. 실제 PCB와 사용 온도에서 발열을 확인한다.

    핵심은 실제 VGS에서 보증된 온저항 확인 → 최대 코일 전류와 손실 계산 → 게이트 저항망 검증 → 클램프를 포함한 VDS 검증의 순서다. 예제의 1kΩ·47kΩ는 이 조건에서 계산한 출발점이며, 적용할 MCU와 릴레이의 데이터시트로 다시 확인해야 한다.

  • Eco-mode의 경부하 리플, FCCM 컨버터로 LDO 없이 해결한 경험 — TPS54202 vs TPS54308

    Eco-mode의 경부하 리플, FCCM 컨버터로 LDO 없이 해결한 경험 — TPS54202 vs TPS54308

    전압 리플(voltage ripple)에 민감한 회로에서 강압 컨버터를 선택할 때, 단순히 정격 전류와 효율만 보고 고르면 낭패를 보기 쉽다. 특히 경부하 구간에서 Eco-mode나 pulse skipping이 동작하는 컨버터는 출력 리플이 수십 mV까지 치솟아 아날로그 센서, RF 프론트엔드, PLL/VCO 전원단의 성능을 크게 떨어뜨린다. Texas Instruments의 TPS54202와 TPS54308은 동일한 6핀 SOT-23 패키지에 핀 배열까지 같지만, 경부하 동작 모드에서 결정적인 차이가 있어 리플 민감 회로에서의 선택을 완전히 바꿔놓는다.

    리플 민감 회로에서 발생하는 문제

    24V 산업용 버스에서 5V나 3.3V 로컬 레일을 생성할 때, 가장 흔한 선택은 동기식 강압 컨버터다. 그런데 부하가 항상 일정하지 않은 시스템 — 예를 들어 센서 폴링 주기에 따라 소비 전류가 수 mA에서 수백 mA까지 변동하는 IoT 게이트웨이나, 대기 모드에서는 수 mA만 소비하다가 송신 시 1A 이상을 요구하는 무선 모듈 전원 — 에서는 경부하 구간의 출력 리플이 문제가 된다. 부하가 가벼워지면 컨버터가 펄스를 건너뛰는 모드로 진입하면서 스위칭 주파수가 불규칙해지고, 출력단 커패시터가 충·방전을 반복하며 리플 진폭이 크게 늘어난다.

    이 리플이 문제가 되는 이유는 단순히 전압 변동 때문만이 아니다. 리플의 주파수 성분이 ADC의 샘플링 대역과 겹치면 유효 분해능(ENOB)이 떨어지고, PLL의 위상 노이즈로 직결되며, 아날로그 신호 체인의 CMRR로도 제거되지 않는 시스템 노이즈로 남는다. LDO로 바꾸면 리플은 해결되지만, 24V→5V 변환에서 LDO의 효율은 고작 21%에 불과해 1A 부하 시 19W에 달하는 열이 발생한다. 방열판과 추가 실장 면적을 감수해야 하는 셈이다.

    TPS54202 vs TPS54308 부하별 출력 리플 비교
    그림 1: TPS54202(Eco-mode)와 TPS54308(FCCM)의 부하 전류별 출력 리플(mVpp) 비교 — 경부하에서 두 컨버터의 리플 차이가 극명하게 벌어진다.

    Eco-mode의 경부하 리플, 왜 커지는가

    TPS54202는 500kHz 고정 주파수 피크 전류 모드 제어에 Advanced Eco-mode™를 적용한 2A 컨버터다. Eco-mode는 경부하에서 하이사이드 FET의 최소 온타임(minimum on-time)이 유지할 수 있는 수준 이하로 부하가 떨어지면, 컨버터가 일부 스위칭 사이클을 건너뛰어(pulse skipping) 효율을 높이는 방식이다. 구체적으로는 출력 전압이 설정값 아래로 떨어질 때만 FET를 켜고, 일단 목표 전압에 도달하면 다시 대기 상태로 돌아간다. 45μA의 낮은 무부하 전류(Iq)는 이 Eco-mode의 직접적인 결과다.

    그러나 이 효율 최적화에는 대가가 따른다. 펄스 스키핑 구간에서는 스위칭 주파수가 수백 Hz까지 떨어질 수 있고, 한 번의 버스트로 전달되는 에너지가 출력 커패시터를 과충전한 뒤 부하가 이를 서서히 소모하는 패턴이 반복된다. 이로 인해 출력 리플 진폭이 중부하 시의 10~15mV 수준에서 경부하 시 40~80mV까지, 조건에 따라서는 100mV를 넘기도 한다. 리플 주파수도 불규칙해져서, 특정 주파수 대역의 노이즈를 필터로 제거하기도 어렵다.

    TPS54202 Eco-mode 경부하(100mA) 동작 시 출력 리플 오실로스코프 캡처 — 리플 진폭이 크고 불규칙한 펄스 스키핑 패턴
    그림 2: TPS54202 오실로스코프 측정 파형 — IOUT=100mA 경부하에서 VOUT 리플이 20mV/div 스케일로 크게 나타나며, 펄스 스키핑으로 인해 스위칭 노드(PH) 파형이 불규칙해진다. (출처: TI TPS54202 데이터시트 Figure 7-8)

    FCCM이 리플을 해결하는 방식

    TPS54308은 동일한 6핀 SOT-23 패키지에 핀 배열까지 TPS54202와 같지만, 결정적인 차이가 있다. 경부하에서도 스위칭을 멈추지 않는 FCCM(Forced Continuous Conduction Mode)으로 동작한다는 점이다. 부하 전류가 아무리 낮아져도 350kHz 스위칭 주파수는 변하지 않으며, 인덕터 전류가 음(-)의 방향으로 흘러서라도 연속 도통을 유지한다. 이는 경부하 효율을 다소 희생(Iq = 300μA로 TPS54202의 45μA보다 높음)하는 대신, 출력 리플을 전 부하 영역에서 예측 가능한 낮은 수준으로 유지하는 설계 철학이다.

    FCCM에서 출력 리플은 기본적으로 \( \Delta V_{OUT} \approx \Delta I_L \times ESR + \Delta I_L / (8 \times f_{SW} \times C_{OUT}) \) 로 결정되며, \( \Delta I_L \) 자체가 일정한 스위칭 주파수와 듀티 사이클에 의해 고정된다. 경부하라고 해서 리플이 커질 구조적 이유가 없다. 실제로 12V→5V, \( L = 10\mu H \), \( C_{OUT} = 2 \times 22\mu F \) MLCC 구성에서 TPS54202가 경부하(10mA)에서 60mVpp 이상의 리플을 보일 때, 동일 기판에 TPS54308을 실장하면 15~20mVpp 이내로 억제된다. 리플 주파수도 350kHz로 고정되어 있어, 이 대역만 노치 필터로 추가 감쇠시키는 것도 가능하다.

    TPS54308 FCCM 경부하(100mA) 동작 시 출력 리플 오실로스코프 캡처 — 350kHz 고정 주파수, 낮은 리플
    그림 3: TPS54308 오실로스코프 측정 파형 — 동일 경부하(IOUT=100mA)에서 FCCM 덕분에 VOUT 리플이 10mV/div 스케일로 억제되고, PH 파형이 350kHz로 일정하게 유지된다. (출처: TI TPS54308 데이터시트 Figure 8-8)

    LDO로 우회하지 않고 컨버터로 해결하는 이유

    리플 문제를 마주한 설계자가 가장 먼저 떠올리는 우회책은 LDO다. 출력 리플이 수 μV 수준으로 사실상 존재하지 않고, 외부 부품도 입출력 커패시터 두 개면 끝나기 때문이다. 그러나 이 선택은 특히 입출력 전압 차가 클 때 심각한 효율 손실을 초래한다. 예를 들어 24V 입력에서 5V/0.5A를 공급하는 LDO의 전력 손실은 \( (24V – 5V) \times 0.5A = 9.5W \)로, 부하에 전달되는 전력(2.5W)의 4배 가까운 열이 레귤레이터에서 발생한다. SOT-223 패키지로는 방열이 불가능한 수준이며, TO-220 + 방열판을 사용하더라도 주변 부품의 열화를 피할 수 없다.

    TPS54308 FCCM 컨버터는 동일 조건(24V→5V, 0.5A)에서 약 88~90%의 효율을 제공하므로, 컨버터 자체 손실은 약 0.28W에 불과하다. LDO 대비 97%의 손실 감소이며, 이는 곧 방열판 불필요, 작은 패키지(SOT-23 6핀), 그리고 좁은 기판에서의 설계 자유도로 직결된다. 게다가 FCCM 덕분에 리플마저 LDO 수준은 아니지만 충분히 낮은 15~20mVpp로 유지되므로, 추가 LC 필터 한 단만으로도 5mVpp 이하의 초저리플 레일을 만들 수 있다.

    방식출력 리플효율 (24V→5V, 0.5A)손실방열판
    LDO (예: LM7805)수 μVpp21%9.5W필수 (TO-220 + 방열판)
    TPS54202 (Eco-mode)60~80mVpp (경부하)~90%0.28W불필요
    TPS54308 (FCCM)15~20mVpp~89%0.31W불필요
    표 1: LDO, Eco-mode 컨버터, FCCM 컨버터의 리플-효율 트레이드오프

    실제 교체 경험: TPS54202 → TPS54308

    24V 입력, 5V 출력, 10mA~500mA 가변 부하의 센서 인터페이스 보드에서 TPS54202를 사용한 초기 설계는 중부하(200mA 이상)에서는 양호했지만, 센서 폴링 주기 사이의 대기 구간(약 10~15mA)에서 출력 리플이 70mVpp까지 치솟았다. 이 리플이 16비트 ADC의 LSB를 4~5비트 흔들어 유효 분해능이 11비트 수준으로 떨어졌고, 소프트웨어 평균화로도 완전히 제거되지 않았다.

    TPS54308로 교체한 후 동일한 기판, 동일한 \( L = 10\mu H \), \( C_{OUT} = 2 \times 22\mu F \) 구성에서 경부하 리플은 18mVpp로 74% 감소했고, 350kHz 고정 주파수 덕분에 리플의 FFT 스펙트럼도 단일 피크로 집중되었다. ADC 유효 분해능은 14.2비트로 회복되었고, 소프트웨어 오버샘플링과 결합해 15비트 이상도 확보할 수 있었다. 전력 손실은 TPS54202 대비 약 30mW 증가(Iq 45→300μA 차이)했지만, 전체 효율은 89%로 여전히 우수하며 발열 문제는 전혀 없었다.

    주목할 점은 TPS54202와 TPS54308이 핀 배열이 완전히 동일(1:GND, 2:SW, 3:VIN, 4:FB, 5:EN, 6:BOOT)하다는 사실이다. 기존 PCB를 전혀 수정하지 않고 TPS54202를 들어내고 TPS54308을 그대로 납땜하는 것만으로 이 모든 개선을 얻을 수 있었다. 단, TPS54308의 스위칭 주파수가 350kHz로 TPS54202의 500kHz보다 낮으므로, 동일 리플 목표치에 맞추려면 인덕터 값을 조정하면 더욱 최적화할 수 있다.

    TPS54202에서 TPS54308로 교체 후 리플 변화
    그림 4: 동일 기판에서 TPS54202를 TPS54308로 교체한 전후 출력 리플 비교 — 70mVpp에서 18mVpp로 74% 감소하였으며, ADC 유효 분해능이 11비트에서 14.2비트로 회복되었다.

    사양 비교 및 선택 기준

    항목TPS54202TPS54308
    입력 전압4.5~28V4.5~28V
    출력 전류2A3A
    내장 FET (HS+LS)148 + 78mΩ85 + 40mΩ
    스위칭 주파수500kHz (spread spectrum)350kHz (고정)
    경부하 모드Advanced Eco-mode™ (pulse skip)FCCM (강제 연속 도통)
    무부하 전류 (Iq)45μA300μA
    소프트 스타트5ms (내장)5ms (내장)
    보호 기능OCP, OVP, TSDOCP, OVP, TSD
    패키지SOT-23 (6)SOT-23 (6)
    핀 배열GND-SW-VIN-FB-EN-BOOTGND-SW-VIN-FB-EN-BOOT (동일!)
    표 2: TPS54202 vs TPS54308 사양 비교

    리플에 민감한 아날로그 회로나 정밀 센서 전원, RF 블록의 로컬 레일이라면 TPS54308의 FCCM이 제공하는 예측 가능한 저리플이 Eco-mode의 경부하 효율보다 훨씬 큰 가치를 지닌다. 반대로 배터리 구동 기기처럼 경부하 효율이 배터리 수명을 좌우하는 애플리케이션이고 리플에 상대적으로 둔감한 디지털 회로가 부하라면, TPS54202의 45μA Iq와 Eco-mode가 더 적합한 선택이다. 두 소자는 핀 배열까지 동일하므로, 프로토타입 단계에서 양쪽 모두 테스트해 보고 리플과 효율을 실측하여 최종 결정하는 접근이 가장 실용적이다.

  • ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    여러 채널의 부하를 하나의 IC로 구동해야 할 때, 대표적으로 사용되는 소자가 ULN2003과 같은 달링턴 어레이(Darlington Array)와 TPL7407L과 같은 NMOS 어레이다. 두 소자 모두 릴레이, 모터, LED, 솔레노이드와 같은 유도성 부하를 저전압 로직 신호로 구동할 수 있지만, 내부 구조가 BJT 기반인지 MOSFET 기반인지에 따라 전기적 특성과 손실이 크게 달라진다. 특히 전원 회로의 보조 구동단이나 시퀀스 제어에서는 이러한 어레이 소자의 선택이 신뢰성과 효율에 직접적인 영향을 준다.

    달링턴 어레이의 구조와 동작 — ULN2003을 중심으로

    ULN2003은 7채널의 NPN 달링턴 페어를 하나의 패키지에 집적한 소자로, 각 채널은 2개의 NPN 트랜지스터와 입력 저항 \( R_{B} \) , 베이스-이미터 저항 \( R_{BE} \) , 그리고 출력단의 플라이백 다이오드(flyback diode)로 구성된다. 입력 신호가 2.4V 이상 인가되면 달링턴 페어가 도통하여 출력이 GND 방향으로 전류를 싱크(sink)하는 오픈컬렉터 구조다.

    ULN2003A datasheet page 1 - internal schematic at top-right
    그림 1: ULN2003 단일 채널 내부 구조 — 2개의 NPN 트랜지스터로 구성된 달링턴 페어, 입력 저항 Rb(2.7kΩ), 베이스-이미터 저항 Rbe(7.2kΩ), 플라이백 다이오드 D1 포함

    달링턴 구성의 특성상 입력단 \( Q_{1} \) 과 출력단 \( Q_{2} \) 의 베이스-이미터 전압이 직렬로 연결되므로, 출력 포화 전압 \( V_{CE(sat)} \) 은 약 0.9V~1.1V로 비교적 높다. 예를 들어 \( I_{C} = 350mA \) 로 구동할 때, ULN2003의 \( V_{CE(sat)} \) 은 약 1.1V로 채널당 약 0.39W의 손실이 발생한다. 전체 7채널을 동시 구동하면 2.7W 이상의 열이 발생하므로 방열 설계가 필수적이다.

    ULN2003은 제조사에 따라 ULN2003A(LV), ULQ2003 등 다양한 변형이 있지만, 모든 채널이 동시에 최대 정격으로 동작하는 것은 보장되지 않는다. 데이터시트에는 채널당 최대 500mA의 싱크 전류를 표시하고 있으나, 이는 1채널만 구동할 때의 값이며 7채널 동시 구동 시에는 발열 제한으로 인해 채널당 100~150mA로 디레이팅해야 한다. 또 입력 전압이 TTL 레벨(5V)을 기준으로 설계되어 있어, 3.3V 마이크로컨트롤러로 직접 구동할 때는 \( V_{BE} \) 마진 부족으로 동작이 불안정해질 수 있다.

    그럼에도 ULN2003은 수십 년간 검증된 신뢰성과 광범위한 호환성을 가진다. 내장된 플라이백 다이오드 덕분에 릴레이나 솔레노이드 같은 유도성 부하를 외부 다이오드 없이 바로 구동할 수 있으며, 단가가 낮고 입수가 쉬워 산업용 제어 회로에서 여전히 널리 사용된다.

    NMOS 어레이의 구조와 동작 — TPL7407L을 중심으로

    TPL7407L은 7채널 NMOS 로우사이드 드라이버다. 각 출력에는 OUT을 애노드, COM을 공통 캐소드로 하는 내부 프리휠링(플라이백) 다이오드가 있으며, 아래 내부 회로도에서도 확인할 수 있다.

    TPL7407L datasheet page 7 - Functional Block Diagram
    그림 2: TPL7407L 내부 구조 — NMOS 출력, 게이트 구동 회로, 입력 풀다운 저항과 OUT→COM 내부 프리휠링 다이오드

    COM을 코일 전원의 양극에 연결하면 내부 다이오드가 턴오프 시 출력의 양전압 킥백을 클램핑한다. OUT7에 유도성 부하를 연결하는 경우에는 절대최대정격을 벗어나는 음전압 과도현상을 제한하기 위해 외부 쇼트키 다이오드도 권장된다(TI 데이터시트 §8.1, Figure 9). 이 쇼트키는 애노드를 GND, 캐소드를 OUT7에 연결하는 별도 보호이며, OUT→COM 내부 다이오드의 부재를 뜻하지 않는다.

    MOSFET 기반이므로 BJT의 \( V_{CE(sat)} \) 와 달리, 도통 시 저항 \( R_{DS(on)} \) 으로 손실을 모델링한다. \( I_{D} \) 의 전류가 흐를 때의 전압 강하는 \( V_{DS} = I_{D} \times R_{DS(on)} \) 이며, TPL7407L은 \( V_{GS} = 3.3V \) , \( I_{D} = 350mA \) 에서 \( R_{DS(on)} \) 이 약 1.2Ω 이하이므로 \( V_{DS} \approx 0.42V \) , 손실은 약 0.15W에 불과하다. 동일 조건의 ULN2003(약 0.39W) 대비 손실이 60% 이상 적다.

    입력 전압 특성도 가장 큰 차별점이다. TPL7407L은 \( V_{IH(min)} = 1.5V \) 로, 1.8V나 3.3V 로직에서도 충분한 게이트 구동 전압을 확보할 수 있다. 따라서 레벨 시프터 없이 저전압 마이크로컨트롤러로 직접 구동할 수 있어, 최신 MCU 기반 설계에서 부품 수를 줄일 수 있다. 또 입력 임피던스가 높아 마이크로컨트롤러 GPIO의 구동 전류 부담이 거의 없다.

    스위칭 속도 면에서도 MOSFET은 소수 캐리어 축적 효과가 없기 때문에, TPL7407L의 턴-온/턴-오프 시간은 수십 ns 수준으로 kHz 이상의 PWM 구동에도 적합하다. 반면 ULN2003은 \( t_{off} \) 가 수 μs 이상으로, 고속 스위칭 시 손실이 급격히 증가한다.

    내부 다이오드가 있어도 출력·클램프 전류와 열 정격을 확인해야 한다. COM은 내부 게이트 구동 전원도 겸하므로 전원 조건과 과도현상 대책을 함께 검토한다.

    주요 특성 비교: ULN2003 vs TPL7407L

    두 소자의 주요 전기적 특성을 정리하면 다음과 같다. 가장 큰 차이는 출력단 소자의 종류에서 비롯된 전압 강하와 입력 임계값에 있다.

    특성 ULN2003 (달링턴 어레이) TPL7407L (NMOS 어레이)
    출력 소자 NPN Darlingtion (BJT) N-Channel MOSFET
    채널 수 7 7
    입력 임계값 \( V_{IH(min)} \) 2.4V (TTL) 1.5V (CMOS)
    출력 전압 강하 \( @350mA \) \( V_{CE(sat)} = 0.9V \sim 1.1V \) \( V_{DS} = I_{D} \times R_{DS(on)} \approx 0.42V \)
    채널당 손실 \( @350mA \) \( P_{D} \approx 0.39W \) \( P_{D} \approx 0.15W \)
    7채널 동시 구동 손실 \( P_{D(total)} > 2.7W \) \( P_{D(total)} \approx 1.0W \)
    턴-오프 시간 수 μs (느림) 수십 ns (빠름)
    내장 플라이백 다이오드 있음 (COM-SUPPLY) 있음 (OUT→COM, OUT7 음전압 보호는 별도)
    입력 임피던스 중간 (BJT 입력) 높음 (MOSFET 입력)
    최소 입력 전압 약 2.0V 이상 필요 1.5V 이상
    PWM 호환성 저속 (1kHz 이하 권장) 고속 (수십 kHz 가능)
    단가 낮음 중간
    ESD 내성 높음 중간 (보호 회로 필요)
    ULN2003 vs TPL7407L 전력 손실 비교 그래프
    그림 3: 채널당 전력 손실 비교 — ULN2003(적색)은 전류에 선형 비례, TPL7407L(녹색 점선)은 I²에 비례하는 2차 곡선. 동일 전류에서 TPL7407L의 손실이 현저히 낮음

    표에서 보듯이, 두 소자의 본질적인 차이는 출력 전압 강하에서 비롯되는 전력 손실이다. ULN2003은 \( V_{CE(sat)} \) 이 전류에 따라 크게 변하지 않는 반면, TPL7407L은 \( R_{DS(on)} \) 이 부성 온도 계수를 가지므로 온도 상승 시 저항이 증가하여 손실이 다소 늘어날 수 있다. 그러나 실사용 영역에서는 TPL7407L의 손실이 ULN2003보다 항상 작다. 또 입력 특성에서 CMOS 레벨(1.8V)과 TTL 레벨(5V)의 차이가 현저하여, 저전압 시스템 설계에서는 TPL7407L이 사실상 유일한 선택지가 된다.

    설계 시 선택 기준

    실제 설계에서는 다음과 같은 조건에 따라 소자를 선택한다.

    구동 전류가 작고 채널 수가 적은 경우에는 ULN2003도 후보가 된다. 다만 내부 플라이백 다이오드는 TPL7407L에도 있으므로, 다이오드 유무만으로 선택하지 않는다.

    저전압 마이크로컨트롤러(1.8V/3.3V)로 직접 구동해야 하는 경우에는 TPL7407L을 선택한다. ULN2003은 3.3V 로직에서 \( V_{BE} \approx 1.3V \) 를 빼면 베이스 전류 마진이 부족하여 온도 변화나 소자 편차에 따라 동작이 불안정해질 수 있다. 레벨 시프터를 추가할 수 있지만, 부품 수와 기판 면적이 증가하므로 TPL7407L 한 개로 해결하는 것이 효율적이다.

    다채널 동시 구동이 많거나 전력 효율이 중요한 경우에도 TPL7407L이 적합하다. 예를 들어 SMPS의 보조 전원 시퀀서에서 4채널 이상의 릴레이를 동시에 구동한다면, ULN2003의 발열이 문제가 될 수 있다. TPL7407L은 동일 조건에서 열 손실이 절반 이하이므로 방열판을 생략하거나 기판 사이즈를 줄일 수 있다.

    PWM 구동으로 전류 제어가 필요한 경우에는 스위칭 속도가 빠른 TPL7407L을 사용한다. ULN2003은 수백 Hz~1kHz 정도의 저속 PWM만 가능하지만, TPL7407L은 수십 kHz의 PWM 구동이 가능하여 LED 디밍이나 DC 모터 속도 제어에 적합하다.

    고전압/고전류 유도성 부하 구동 시에는 두 소자의 출력·클램프 정격, 부하 에너지와 발열을 확인한다. TPL7407L의 OUT7용 외부 쇼트키는 음전압 보호용이므로 일반 플라이백 클램프와 구분한다.

    실장 호환성과 대체 시 주의사항

    해당 16핀 SOIC 기준 신호 핀 배치는 대응한다. 두 소자 모두 9번 핀 명칭은 COM이며 내부 클램프 다이오드의 공통 캐소드다. TPL7407L에서는 내부 게이트 구동 전원도 겸한다. 따라서 기존 회로의 COM 연결과 전원 조건을 확인한 뒤 대체 가능성을 판단한다.

    반대로 TPL7407L을 사용 중인 설계에서 ULN2003으로 대체할 경우, 입력 신호 레벨이 3.3V 이하라면 충분한 베이스 전류를 확보할 수 없어 동작하지 않을 수 있으므로 반드시 확인해야 한다.

    핀 배열 비교 (16핀 SOIC 기준)

    핀 번호ULN2003TPL7407L차이점
    11B (입력 1)1B (입력 1)동일
    22B (입력 2)2B (입력 2)동일
    33B (입력 3)3B (입력 3)동일
    44B (입력 4)4B (입력 4)동일
    55B (입력 5)5B (입력 5)동일
    66B (입력 6)6B (입력 6)동일
    77B (입력 7)7B (입력 7)동일
    8GNDGND동일
    9COM (플라이백 다이오드 공통)COM (클램프 공통·내부 구동 전원)클램프 공통, 내부 구동 전원 기능 추가
    107C (출력 7)7C (출력 7)동일
    116C (출력 6)6C (출력 6)동일
    125C (출력 5)5C (출력 5)동일
    134C (출력 4)4C (출력 4)동일
    143C (출력 3)3C (출력 3)동일
    152C (출력 2)2C (출력 2)동일
    161C (출력 1)1C (출력 1)동일
    표 2: 16핀 SOIC 핀 배열 비교 — TPL7407L의 COM은 클램프 공통과 내부 구동 전원을 겸함

    핵심 차이는 9번 핀의 사용 조건이다. TPL7407L의 COM은 완전 구동을 위해 8.5~40V가 권장된다. 더 낮은 COM 전압에서는 구동이 약해져 온저항이 커질 수 있다. COM의 전압 상승률은 0.5V/μs 미만이 되도록 필요한 바이패스를 설계한다(TI 데이터시트 §9). 핀 배치가 대응해도 전기적 대체 조건은 별도로 확인한다.

    최근에는 ULN2003의 단점을 보완하면서도 유사한 핀 배열과 내장 다이오드를 갖춘 소자들이 등장하고 있으며, TI의 TPL7407L뿐 아니라 Toshiba의 TBD62083A(DMOS), Infineon의 ISO1H811G(절연형) 등 다양한 대체 소자가 있으므로 설계 요구사항에 맞추어 최신 소자를 검토하는 것이 바람직하다.

    기술 정정 근거: TI 제품 정보 — 7채널 NMOS, 내부 프리휠링 다이오드, ULN2003A 대응 핀 배치; TI ULN2003A — 내부 클램프와 SOIC COM 핀 배치; TI TPL7407L Rev. D — §5, §7.2~7.4, §8.1 Figure 9, §9.