[카테고리:] Electrical Circuit

How to design Electrical Circuit

  • LinkSwitch-TN2 LNK3294·LNK3296 설계 가이드: 대기전력 저감과 FB 핀 ON/OFF 제어

    LinkSwitch-TN2 LNK3294·LNK3296 설계 가이드: 대기전력 저감과 FB 핀 ON/OFF 제어

    비절연형 오프라인 벅(Buck) 컨버터는 스마트 미터, 가전 제어부, 산업용 센서 및 IoT 기기의 보조 전원으로 널리 활용된다. Power Integrations의 LinkSwitch-TN2 900V 시리즈(LNK3294, LNK3296)는 900V 정격 전력 MOSFET, 오실레이터, ON/OFF 제어 로직, 고전압 바이어스 전류원을 단일 IC에 집적하여 외부 부품 수를 최소화하면서도 가혹한 전력망 환경에서 높은 신뢰성을 제공한다.

    대기전력을 30mW 미만으로 낮추려면 EcoSmart 아키텍처 기반의 외부 바이어스 설계가 필수적이다. 아울러 신형 2.0V 기준 전압에 맞춘 FEEDBACK(FB) 핀 ON/OFF 제어 저항을 정밀하게 산정하고, 900V 고전압 안전 이격거리를 확보해야 LNK3294와 LNK3296의 안정적인 동작을 보장할 수 있다.


    1. 개요 및 LNK3294 vs LNK3296 사양 비교와 디바이스 선정 기준

    LinkSwitch-TN2 900V 제품군은 비절연 벅(Buck), 벅-부스트(Buck-Boost), 절연/비절연 플라이백(Flyback) 토폴로지를 모두 지원하며, 900V \(BV_{\text{DSS}}\) 정격 MOSFET을 내장한다. 85~265 VAC 범용 입력을 벗어나는 산업용 입력에서는 900V 정격만으로 적합성을 판단하지 말고, 적용 회로의 정상상태 DRAIN 전압과 서지, 클램프, 열 조건을 함께 검증해야 한다. LNK3294와 LNK3296은 제어 아키텍처와 핀 배치가 동일하지만, 내부 MOSFET 크기, 도통 저항(\(R_{\text{DS(on)}}\)), 피크 전류 한계치(\(I_{\text{LIMIT}}\)) 및 최대 출력 전류 용량에서 분명한 체급 차이가 존재한다.

    구분 항목 LNK3294 LNK3296 설계 비고
    MOSFET 내압 (\(BV_{\text{DSS}}\)) 900 V 900 V 동일 내압 플랫폼
    내부 MOSFET \(R_{\text{DS(on)}}\) (100°C) 약 31.0 Ω 약 9.70 Ω 대형 다이 채용으로 도통 손실 저감
    피크 전류 제한치 (\(I_{\text{LIMIT(typ)}}\)) 257 mA (최소 240 mA / 최대 275 mA) 482 mA (최소 450 mA / 최대 515 mA) LNK3296이 약 1.9배 높은 피크 전류 제공
    최대 출력 전류 (Buck, MDCM) 최대 120 mA 최대 225 mA 대부분 불연속 도통 모드
    최대 출력 전류 (Buck, CCM) 최대 170 mA 최대 360 mA 연속 도통 모드
    제공 패키지 옵션 PDIP-8C (P), SMD-8C (G) PDIP-8C (P), SMD-8C (G) 공식 데이터시트 기준
    주요 권장 부하 범위 MCU 보드, 센서 노드 (1~2W 급) 릴레이 구동, Wi-Fi 통신 모듈 (3~5W+ 급)

    제조사 공식 데이터시트의 900V 출력 전류 표와 주문 정보에 따르면 LNK3294와 LNK3296은 PDIP-8C(P)와 SMD-8C(G)로 제공된다. SO-8C(D)는 725V 제품군 전용이므로 LNK3294D 또는 LNK3296D를 전제로 설계하면 안 된다. 패키지와 관계없이 SOURCE 핀의 구리 면적을 충분히 확보하고, 실제 입력·부하·주변 온도에서 접합부 온도를 검증해야 한다.


    2. EcoSmart 대기전력 저감 메커니즘: 자체 바이어스 vs 외부 바이어스 설계

    LinkSwitch-TN2는 부하에 따라 스위칭 사이클을 활성화하거나 비활성화하는 단순 ON/OFF 제어 방식을 채택하고 있다. 제조사가 제시하는 대기 공급전류는 100 µA 미만이다. 그러나 컨버터의 전체 무부하 대기전력은 바이어스 공급 구조에 따라 큰 차이를 보인다.

    LinkSwitch-TN2 비절연 벅 컨버터 외부 바이어스 회로도
    LinkSwitch-TN2 비절연 벅 전력단과 외부 바이어스 회로도 — 검토 대기

    2.1 자체 바이어스(Self-Biasing) 동작과 손실 요인

    자체 바이어스 모드에서는 외부 바이어스 부품(\(D_{\text{BIAS}}\), \(R_{\text{BIAS}}\)) 없이 DRAIN 핀에 연결된 내부 고전압 전류원이 BYPASS(BP) 핀 커패시터(\(C_{\text{BP}}\))를 상시 충전한다. 이때 고전압 정류 버스 전압(\(V_{\text{IN(DC)}}\))이 내부 전류원에 직접 인가되므로, 수백 볼트 전압 강하에 따른 상시 전류 소비로 인해 50 ~ 100 mW 수준의 대기 손실이 발생한다.

    2.2 외부 바이어스(External Bias) 구성을 통한 30mW 미만 대기전력 달성

    무부하 대기전력을 극소화하려면 출력단(\(V_{\text{OUT}}\)) 또는 보조 권선에서 고속 다이오드(\(D_{\text{BIAS}}\))와 전류 제한 저항(\(R_{\text{BIAS}}\))을 연결하여 BP 핀으로 바이어스 전류를 역주입해야 한다. BP 핀으로 외부 전류가 유입되어 내부 바이어스 레귤레이터 동작 전압을 유지하면, 내부 고전압 전류원이 자동으로 차단(Shut off)된다. 그 결과 고전압 라인에서의 직접적인 누설 및 강하 손실이 제거되어 무부하 대기전력을 30 mW 미만으로 크게 낮출 수 있다.

    대기전력 절감의 핵심은 외부 바이어스로 내부 고전압 충전 경로를 차단하는 것이다. 입력 전압과 외부 부품의 누설전류에 따라 실제 무부하 소비전력이 달라지므로 완성품에서 확인해야 한다.


    3. FEEDBACK(FB) 핀 ON/OFF 제어 메커니즘 및 정밀 저항 설계

    LinkSwitch-TN2의 FEEDBACK(FB) 핀은 일반적인 PWM 전압 피드백 노드가 아닌, 사이클 단위 스위칭 여부를 결정하는 전류 감지 입력단이다.

    3.1 FB 핀 제어 임계치와 동작 메커니즘

    내부 오실레이터 주기마다 FB 핀으로 유입되는 전류(\(I_{\text{FB}}\))를 샘플링한다.

    1. 스위칭 억제 임계치 (\(I_{\text{FB}}\)): FB 핀으로 유입되는 전류가 전형값 49 µA를 초과하면 내부 비교기가 동작하여 해당 스위칭 사이클의 MOSFET 턴온을 억제(Inhibit)한다.
    2. 라인 과전압 셧다운 임계치 (\(I_{\text{FBSD}}\)): FB 핀 유입 전류가 \(I_{\text{FBSD}}\)(전형값 670 µA)를 2회 연속 초과하면 라인 과전압 보호(Line OVP)가 작동하여 스위칭이 전면 중단되고 Auto-Restart 모드로 진입한다.

    따라서 외부 신호로 FB 핀에 전류를 주입하여 스위칭을 강제로 정지시킬 때는, 스위칭 억제 임계치(49 µA)보다 충분히 높으면서도 과전압 셧다운 임계치(670 µA)에 도달하지 않도록 적정 마진을 확보해야 한다. 권장 제어 전류 범위는 150 µA ~ 300 µA이며, 설계 기준값은 약 200 µA이다.

    3.2 신형 2.0V 기준 전압에 맞춘 제어 저항(\(R_{\text{ctrl}}\)) 계산

    제어 저항을 산정할 때 구형 LinkSwitch-TN 파라미터를 답습하지 않도록 주의해야 한다. 신형 LinkSwitch-TN2의 FEEDBACK(FB) 핀 공칭 전압(\(V_{\text{FB}}\))은 2.0V (±1.25%)이다. 구형 LinkSwitch-TN의 1.65V를 적용하면 계산 오차로 인해 목표 주입 전류(200 µA)를 벗어날 위험이 있다.

    외부 제어 전원 전압이 \(V_{\text{ctrl}}\)일 때, 제어 저항 \(R_{\text{ctrl}}\)의 올바른 계산식은 다음과 같다.

    \[R_{\text{ctrl}} \approx \frac{V_{\text{ctrl}} – 2.0\,\text{V}}{200\,\mu\text{A}}\]

    예를 들어 \(V_{\text{ctrl}} = 5.0\,\text{V}\)인 경우, \(R_{\text{ctrl}} \approx (5.0 – 2.0) / 200 \times 10^{-6} = 15\,\text{k}\Omega\)가 도출된다. 만약 3.3V 제어 전원을 사용할 경우 \(R_{\text{ctrl}} \approx (3.3 – 2.0) / 200 \times 10^{-6} = 6.5\,\text{k}\Omega\) (표준값 6.2 kΩ 또는 6.8 kΩ)을 적용한다.

    LinkSwitch-TN2 포토커플러 기반 FB 핀 ON/OFF 제어 회로도
    포토커플러 기반 LinkSwitch-TN2 FB 핀 스위칭 억제 회로도 — 검토 대기
    FB 핀 제어 신호 인가 및 해제 시 신호별 과도응답 타이밍 파형
    FB 핀 제어 신호 인가 및 해제 시 신호별 과도응답 타이밍 파형

    FB 핀은 임피던스가 높은 노드이므로 스위칭 노드(DRAIN, 인덕터, 프리휠링 다이오드)로부터 물리적으로 이격시키고, 필요 시 수십 pF 단위의 세라믹 커패시터(\(C_{\text{FILT}}\))를 FB-SOURCE 핀 사이에 병렬 배치하여 고주파 스위칭 노이즈 유입을 방지한다.


    4. 대기 모드 구현 방식 비교: FB 핀 제어 vs 출력단 부하 분리(Load Switch)

    시스템이 대기 모드(Standby Mode)로 진입할 때 전원을 절감하는 방식은 크게 FB 핀 강제 풀업 방식과 출력단 로드 스위치(P-MOSFET) 분리 방식으로 나뉜다.

    비교 항목 1. FB 핀 강제 풀업 제어 (스위칭 정지) 2. 출력단 부하 분리 (P-MOSFET / Load Switch) 설계 고려사항
    제어 대상 IC 내부 MOSFET 스위칭 억제(Inhibit) 출력 전원 공급 경로 물리적 차단
    무부하 대기전력 매우 우수 (수십 mW 이하) 상대적으로 높음 (수십~수백 mW) FB 제어 시 인덕터/스위칭 손실 차단
    스위칭 EMI 및 리플 완전 제거 (스위칭 정지) 잔류 (컨버터 펄스 스킵 지속 동작) 센서 정밀 계측 구간에 유리
    제어 스위치 부품 사양 신호 레벨 (µA급 소형 TR 또는 포토커플러) 파워 레벨 (정격 부하 및 돌입 전류 수용) BOM 비용 및 면적 절감
    도통 손실 (IR Drop) 없음 직렬 \(R_{\text{DS(on)}}\)에 따른 전압 강하 발생 대전류 부하 시 효율 영향
    복귀 속도 (Turn-on) 재기동 및 출력 커패시터 충전 시간 필요 빠른 편 (출력이 이미 충전된 경우) 시스템 기동 시간 요구조건 고려

    대기 모드 손실 최소화가 핵심인 단일 부하 시스템에서는 소형 신호 레벨 부품만으로 구현 가능한 FB 핀 제어 방식이 BOM 비용, 실장 면적, 발열 측면에서 유리하다. 반면 통신 모듈과 같이 빠른 전원 복귀가 요구되고 출력이 유지되는 환경에서는 출력단 로드 스위치 방식을 채택하는 것이 적합하다.


    5. 비절연 벅 핵심 전력 부품 선정 가이드: 다이오드, 인덕터, 바이패스 커패시터

    비절연 벅 컨버터는 고전압 AC 입력이 직접 인덕터와 스위칭 소자로 연결되므로 핵심 전력 부품의 전기적 한계치를 엄격히 준수해야 한다.

    5.1 프리휠링 다이오드(\(D_{\text{FW}}\)): 반드시 Ultrafast 다이오드 적용

    스위칭 소자가 턴오프될 때 인덕터 전류를 지속시키는 프리휠링 다이오드(\(D_{\text{FW}}\))는 반드시 역회복 시간(\(t_{\text{rr}}\))이 75 ns 이하인 Ultrafast Recovery 다이오드를 사용해야 하며, 권장 사양은 \(t_{\text{rr}} \le 35\,\text{ns}\)이다. 일반 상용 정류 다이오드(1N4007 등)는 역회복 시간이 수 µs에 달하므로, MOSFET이 턴온되는 순간 고전압 DC 라인으로부터 극심한 단락 전류(역회복 전류 서지)가 내부 스위치로 흘러 IC가 즉각 파손된다. 따라서 1N4007과 같은 범용 정류 다이오드의 사용은 엄격히 금지된다.

    5.2 출력 인덕터(\(L_{\text{OUT}}\)): 코어 포화 전류(\(I_{\text{sat}}\)) 마진 확보

    인덕터 코어가 포화되면 인덕턴스가 급격히 감소하여 MOSFET에 과도한 전류가 유입될 수 있다. 따라서 인덕터의 포화 전류(\(I_{\text{sat}}\)) 정격은 LinkSwitch-TN2의 최대 피크 전류 한계치(\(I_{\text{LIMIT(MAX)}}\)) 이상이어야 한다.

    • LNK3294: \(I_{\text{LIMIT(MAX)}} = 275\,\text{mA}\)이므로, 최소 \(I_{\text{sat}} \ge 300\,\text{mA}\) 이상의 마진을 확보한다.
    • LNK3296: \(I_{\text{LIMIT(MAX)}} = 515\,\text{mA}\)이므로, 최소 \(I_{\text{sat}} \ge 600\,\text{mA}\) 이상의 마진을 확보한다.

    5.3 BYPASS 커패시터(\(C_{\text{BP}}\)) 실장 요건

    BYPASS(BP) 핀에는 0.1 µF 또는 1.0 µF 용량의 저ESR 세라믹 커패시터(X7R 또는 X5R 재질)를 실장한다. 이 커패시터는 내부 제어 회로의 바이어스 공급 안정성을 결정하므로, BP 핀과 SOURCE 핀 바로 옆에 최단 배선 거리로 실장하여 기생 인덕턴스를 최소화해야 한다.


    6. 고전압 안전 규격 및 PCB 레이아웃: 900V 절연 거리와 갈바닉 절연 인터페이스

    6.1 비절연 벅의 출력 GND 전위와 갈바닉 절연

    비절연 벅 토폴로지에서는 출력 GND가 정류된 AC 입력 버스의 음극(-) 단자에 직접 연결된다. 출력 단자가 대지 접지(PE)와 분리되어 AC 라인 전위로 고전압 부유(Floating)하므로, 시스템 외부 인터페이스나 상위 마이크로컨트롤러(MCU)와 제어 신호를 주고받을 때는 감전 사고 및 제어기 파손을 방지하기 위해 포토커플러와 같은 갈바닉 절연 소자를 반드시 적용해야 한다.

    6.2 900V 고전압 이격거리 및 PCB 레이아웃 규칙

    안전 규격 충족과 신뢰성 높은 동작을 위해 다음 레이아웃 지침을 적용한다.

    1. DRAIN 핀 절연 거리: DRAIN 핀 주변에 2 mm 이상 이격을 초기 배치 기준으로 적용한다. 다만 최종 연면거리와 공간거리는 적용 안전 규격, 동작전압, 재료군, 오염도, 과전압 범주 및 고도 조건으로 다시 산정해야 한다. 필요하면 인접 도체 사이에 밀링 슬릿(Air Slot)을 검토한다.
    2. 주 방열 경로: SOURCE 핀에 연결된 패턴에 넓은 구리 영역(Copper Pour)을 할당해 열 저항을 낮춘다.
    3. 고주파 전류 루프 극소화: 입력 커패시터, MOSFET DRAIN-SOURCE, 프리휠링 다이오드로 구성되는 고주파 스위칭 루프(\(\text{high-d}i/\text{d}t\) 루프)의 면적을 줄여 방사 EMI를 억제한다.

    공식 검토 자료: Power Integrations LinkSwitch-TN2 Family Data Sheet, Rev. Q (June 2023). 부품 주문 가능 패키지, 전류 제한, 출력 전류 및 FB 핀 임계값은 실제 설계 시 최신 개정판과 다시 대조한다.

  • Relay Flyback diode 선정: 코일 전류와 차단 시간으로 계산하기

    Relay Flyback diode 선정: 코일 전류와 차단 시간으로 계산하기

    릴레이 코일 구동과 역기전력 억제 회로의 설계 과제

    전자기 릴레이(Electromechanical Relay)는 제어 회로와 고전력 부하 간의 완전한 갈바닉 절연을 제공하는 핵심 부품이다. 그러나 릴레이의 구동 메커니즘인 코일은 전형적인 유도성 부하(Inductive Load)로, 전류 차단 시 높은 전압 스파이크인 유도성 킥백(Inductive Kickback)을 유발한다.

    코일에 흐르는 전류가 급격히 차단될 때 인덕턴스 \(L\)에 의해 발생하는 역기전력(Counter-EMF)은 패러데이 법칙에 의해 결정된다.

    \[v_L(t) = -L \frac{di}{dt}\]

    로우사이드 트랜지스터(MOSFET 또는 BJT)가 턴오프되는 짧은 전환 시간(수십 ns ~ 수백 ns) 동안 \(\frac{di}{dt}\)는 매우 큰 음의 값을 가지며, 스위칭 소자의 드레인(또는 컬렉터) 노드에 수백 V 이상의 양의 고전압 스파이크를 형성한다. 적절한 서지 억제 회로가 없다면 스위칭 소자의 항복 전압(\(V_{(BR)DSS}\))을 초과하여 소자가 영구 손상된다.

    이에 대한 가장 일반적인 대책은 코일 양단에 역병렬로 단일 Flyback 다이오드(Freewheeling Diode)를 배치하는 것이다. 그러나 단순 다이오드 클램핑 회로를 적용할 경우, 구동 트랜지스터를 보호하는 대신 릴레이의 차단 시간(Release Time)을 크게 지연시켜 접점 소손 및 용착(Welding)을 유발하는 2차 트레이드오프가 발생한다.

    유도성 부하의 역기전력 억제 원리에 관한 기초 개념은 SMPS 게이트 드라이버와 유도성 부하의 역기전력 억제 기법 및 로우사이드 MOSFET 스위치 선정 및 스노버(Snubber) 설계 가이드에서도 다룬 바 있다. 릴레이 코일 전류(\(I_{coil}\))와 요구 차단 시간을 기준으로 최적의 Flyback/클램핑 다이오드를 산정하는 정량적 계산 및 설계 의사결정 기준을 정리한다.


    기본 파라미터 선정: 코일 전류(\(I_F\)) 및 역내압(\(V_{RRM}\)) 계산

    단일 Flyback 다이오드를 선정할 때 충족해야 하는 1차적인 전기적 파라미터는 순방향 정격 전류(\(I_F\))와 반복 피크 역내압(\(V_{RRM}\))이다.

    릴레이 코일, 로우사이드 N-MOSFET 스위치, 병렬 연결된 단일 Flyback 다이오드로 구성된 기본 구동 회로도 및 차단 순간의 순방향 전이 전류 루프 표시
    릴레이 코일, 로우사이드 N-MOSFET 스위치, 병렬 연결된 단일 Flyback 다이오드로 구성된 기본 구동 회로도 및 차단 순간의 순방향 전이 전류 루프 표시

    1. 코일 정상 상태 전류(\(I_{coil}\)) 및 다이오드 순방향 정격(\(I_F, I_{FSM}\))

    릴레이가 온(ON) 상태로 완전히 흡인(Pick-up)되었을 때 코일에 흐르는 직류 정상 전류 \(I_{coil}\)은 옴의 법칙에 따라 코일 인가 전압 \(V_{coil}\)과 코일의 직류 저항 \(R_{coil}\)로 결정된다.

    \[I_{coil} = \frac{V_{coil}}{R_{coil}}\]

    스위칭 소자가 턴오프되는 순간, 인덕터의 자속 및 전류 연속성 법칙에 의해 코일에 흐르던 \(I_{coil}\) 전체가 차단 즉시 Flyback 다이오드의 순방향 경로로 전이된다. 따라서 다이오드가 턴온되는 순간 인가되는 초기 피크 순방향 전류 \(I_{F(peak)}\)는 코일 정상 전류와 일치한다.

    \[I_{F(peak)} = I_{coil}\]
    • 평균 순방향 전류 정격(\(I_{F(AV)}\)): 릴레이 코일 구동의 스위칭 주파수가 수 Hz 이하인 일반 제어 환경에서는 다이오드의 연속 순방향 정격 \(I_{F(AV)}\)가 \(I_{coil}\) 이상이어야 열적 파괴를 방지할 수 있다.
    • 단발 비반복 서지 전류(\(I_{FSM}\)): 턴오프 직후 과도 상태의 피크 전류 \(I_{F(peak)}\)를 견딜 수 있도록 다이오드의 \(I_{FSM}\) 정격이 \(I_{coil}\)을 충분히 상회해야 한다. 1N400x 시리즈(\(I_{F(AV)} = 1\text{A}, I_{FSM} = 30\text{A}\))나 1N4148(\(I_{F(AV)} = 150\sim 200\text{mA}, I_{FSM} = 1\sim 4\text{A}\)) 등 범용 소자는 통상적인 제어용 소형/중형 릴레이(\(I_{coil} \approx 20\text{mA} \sim 150\text{mA}\))의 순방향 전류 요구조건을 충분히 만족한다.

    2. 다이오드 역방향 내압(\(V_{RRM}\)) 마진 선정

    스위칭 소자가 ON 상태일 때 다이오드의 양단에는 전원 전압 \(V_{CC}\)가 역방향으로 인가된다. 이상적인 정상 상태에서는 다이오드의 역내압 \(V_{RRM}\)이 \(V_{CC}\)보다 크면 동작이 가능하지만, 실제 전원 레일에는 스위칭 노이즈, 배선 인덕턴스 기생 성분, 전원 투입 서지 등이 중첩된다.

    제조사 기술 가이드(Panasonic Relay Technical Guide, Omron General-purpose Relay Precautions)에 따른 \(V_{RRM}\) 마진 기준은 다음과 같다.

    • 일반 산업용/가전 DC 전원(\(12\text{V}, 24\text{V}\)): 전원 과도 전압 마진을 고려하여 최소 \(V_{RRM} \ge (2 \sim 3) \times V_{CC}\) 이상을 확보해야 한다. 예를 들어 \(24\text{V}\) 전원 시스템에서는 \(V_{RRM} \ge 72\text{V}\) 이상의 다이오드를 선정하며, 실무에서는 \(400\text{V} \sim 1000\text{V}\)급 범용 정류 다이오드(1N4004~1N4007)를 사용하여 여유 있게 충족한다.
    • 차량용(Automotive) 및 가혹 환경: 로드 덤프(Load Dump) 및 고에너지 라인 서지가 빈번한 전장 환경에서는 \(V_{RRM} \ge 10 \times V_{CC}\) 이상의 정격을 선정하거나 전원단에 별도의 TVS 다이오드를 병행 배치해야 한다.

    주의 (AC 코일 릴레이 적용 불가): Flyback 다이오드는 직류(DC) 코일 릴레이 전용 서지 억제 소자다. AC 코일 릴레이 구동 회로에 다이오드를 병렬 연결하면 매 반주기마다 전원이 쇼트되므로 적용할 수 없으며, AC 시스템에는 RC 스너버(CR Circuit) 또는 MOV(Metal Oxide Varistor)/바리스터를 적용해야 한다.


    단일 Flyback 다이오드의 트레이드오프: 차단 지연과 접점 용착 위험

    스위칭 소자의 보호 측면만 고려한다면 코일 역기전력을 다이오드 순방향 전압(\(V_F \approx 0.7\text{V}\)) 수준으로 묶어두는 단일 다이오드 방식이 가장 단순하고 저렴하다. 그러나 이는 릴레이 자체의 신뢰성에 치명적인 부작용을 초래한다.

    단일 Flyback 다이오드 적용 시 완만한 지수함수 전류 감쇠(긴 시상수)와 다이오드+제너 적용 시 급격한 선형 전류 감쇠 및 차단 시간 비교 파형
    단일 Flyback 다이오드 적용 시 완만한 지수함수 전류 감쇠(긴 시상수)와 다이오드+제너 적용 시 급격한 선형 전류 감쇠 및 차단 시간 비교 파형

    1. 방전 시상수와 차단 시간(\(t_{release}\)) 지연 메커니즘

    스위치가 오프되면 코일에 저장된 자기 에너지는 코일 내부 저항 \(R_{coil}\)과 다이오드로 구성된 폐루프를 순환하며 소산된다. 이 폐루프의 키르히호프 전압 방정식은 다음과 같다.

    \[L \frac{di(t)}{dt} + i(t) R_{coil} + V_F = 0 \Rightarrow \frac{di(t)}{dt} = -\frac{V_F + i(t) R_{coil}}{L}\]

    다이오드의 순방향 전압강하 \(V_F\)가 약 \(0.7\text{V}\)로 매우 낮기 때문에, 인덕터 전류를 0으로 강제하는 역기전력 전압 루프가 극히 미미하다. 전류 감쇠는 회로의 고유 시상수 \(\tau = \frac{L}{R_{coil}}\)에 의해 지수함수적으로 완만하게 진행된다.

    제조사 측정 데이터에 따르면 단일 Flyback 다이오드를 적용했을 때의 릴레이 개방/차단 시간(Release Time)은 서지 보호 소자가 없는 이상적인 개방 상태 대비 약 2배에서 최대 5배 이상 지연된다.

    2. 접점 아크 방전 및 용착(Contact Welding) 메커니즘

    릴레이 전문 제조사인 TE Connectivity(Application Note 13C3264) 및 Panasonic의 연구에 따르면, 이러한 코일 전류 감쇠 지연은 다음과 같은 접점 고장 연쇄 반응을 일으킨다.

    1. 아마추어(Armature) 이동 속도 저하: 코일 전류가 복귀 전압(Must Release Voltage / Drop-out Threshold) 이하로 천천히 떨어지면서 코일의 자기 흡인력이 스프링의 복원력을 서서히 놓아주게 된다.
    2. 접점 분리 속도 지연: 가동 접점(Movable Contact)이 고정 접점에서 분리될 때의 초기 이동 속도(Opening Velocity)가 현저히 느려진다.
    3. 아크(Arc) 지속 시간 연장: 부하 전류를 차단하는 순간 접점 간격이 벌어지며 발생하는 플라즈마 아크가 신속하게 소호되지 못하고 장시간 유지된다.
    4. 접점 침식 및 전이: 고온의 아크로 인해 접점 금속(은 합금 등)이 국부적으로 용융되어 비산된다.
    5. 접점 용착(Welding) 발생: 접점 표면 거칠기 악화 및 재응고 과정에서 미세 융착이 발생하여 릴레이가 영구적으로 복귀하지 못하고 붙어버리는 고장으로 이어진다.

    따라서 모터, 솔레노이드, 백열등, 대용량 커패시터 뱅크와 같이 인러시 또는 유도성 부하를 개폐하는 회로에서는 단일 Flyback 다이오드 구조를 피해야 한다.


    고속 차단 및 접점 보호를 위한 다이오드 + 제너(Zener) 클램프 설계 및 시간 계산

    접점 차단 속도를 보존하면서 스위칭 소자를 안전하게 보호하는 표준 엔지니어링 해법은 일반 다이오드와 제너(Zener) 다이오드를 직렬 역방향(Back-to-Back)으로 연결하는 방식이다.

    릴레이 코일 양단에 일반 다이오드와 제너 다이오드가 Back-to-Back(직렬 역방향)으로 연결된 고속 서지 억제 회로도 및 클램핑 전압 극성 표시
    릴레이 코일 양단에 일반 다이오드와 제너 다이오드가 Back-to-Back(직렬 역방향)으로 연결된 고속 서지 억제 회로도 및 클램핑 전압 극성 표시

    1. 방전 전압 클램핑과 전류 감쇠 가속 원리

    스위칭 소자가 턴오프되면 코일 역기전력에 의해 제너 다이오드가 항복 영역(Breakdown)으로 진입한다. 이때 방전 폐루프에 형성되는 클램핑 전압 \(V_{clamp}\)는 제너 전압 \(V_Z\)와 다이오드 순방향 전압 \(V_F\)의 합이 된다.

    \[V_{clamp} = V_Z + V_F\]

    루프의 전류 감쇠 미분방정식은 다음과 같이 변경된다.

    \[\frac{di(t)}{dt} = -\frac{V_Z + V_F + i(t) R_{coil}}{L}\]

    제너 전압 \(V_Z\)가 코일 내부 전압강하(\(i \cdot R_{coil}\))보다 훨씬 크므로 전류 감쇠 기울기 \(\frac{di}{dt}\)는 거의 선형적인 급경사를 이루며 전류를 신속하게 방전시킨다.

    2. 차단 시간(\(t_{release}\)) 계산식

    코일 전류가 정상 전류 \(I_{coil}\)에서 릴레이 아마추어가 복귀하기 시작하는 드롭아웃 전류 \(I_{drop}\)까지 감쇠하는 데 걸리는 시간 \(t_{decay}\)는 선형 근사를 통해 다음과 같이 계산된다.

    \[t_{decay} \approx \frac{L \cdot (I_{coil} – I_{drop})}{V_Z + V_F}\]
    • \(L\): 코일 인덕턴스 (\(\text{H}\))
    • \(I_{coil}\): 정상 상태 코일 전류 (\(\text{A}\))
    • \(I_{drop}\): 릴레이 복귀 전류 임계치 (\(\text{A}\), 통상 정격 전류의 \(10\% \sim 30\%\))
    • \(V_Z\): 제너 다이오드 항복 전압 (\(\text{V}\))
    • \(V_F\): 직렬 일반 다이오드의 순방향 전압 (\(\text{V} \approx 0.7\text{V}\))

    \(V_Z\)가 증가할수록 분모가 커지므로 감쇠 시간 \(t_{decay}\)는 획기적으로 단축된다.

    3. 제너 전압(\(V_Z\)) 선정 기준

    Panasonic 어플리케이션 가이드에서는 접점 분리 속도를 무보호 상태 수준으로 회복하고 접점 수명을 극대화하기 위해 다음과 같은 제너 전압 설계를 권장한다.

    \[V_Z \ge 3 \times V_{coil}\]
    • \(12\text{V}\) 릴레이 코일: \(V_Z \ge 36\text{V}\) (표준 제너 정격 \(36\text{V}, 39\text{V}, 43\text{V}\) 등 선정)
    • \(24\text{V}\) 릴레이 코일: \(V_Z \ge 72\text{V}\) (표준 제너 정격 \(75\text{V}, 82\text{V}\) 등 선정)

    구동 스위치(MOSFET) 내압 마진 및 제너 허용 펄스 전력 검증

    제너 다이오드를 적용하여 방전 전압을 높이면 릴레이 접점 신뢰성은 향상되지만, 반대급부로 하단의 구동 스위칭 소자가 견뎌야 하는 드레인-소스 전압(\(V_{DS}\)) 스트레스가 증가한다. 따라서 스위치 내압과 제너 소산 전력에 대한 정량적 검증이 필수적이다.

    로우사이드 MOSFET 턴오프 시 드레인-소스 전압(V_DS)이 V_CC + V_Z + V_F 수준으로 클램프되는 과도 전압 파형 및 안전 동작 영역(SOA) 마진 표시
    로우사이드 MOSFET 턴오프 시 드레인-소스 전압(V_DS)이 V_CC + V_Z + V_F 수준으로 클램프되는 과도 전압 파형 및 안전 동작 영역(SOA) 마진 표시

    1. 로우사이드 스위치 최대 인가 전압 및 내압 마진

    턴오프 순간 로우사이드 MOSFET의 드레인 단자 전압 \(V_{DS(max)}\)는 전원 전압 \(V_{CC}\)에 코일 양단 클램핑 전압이 중첩된다.

    \[V_{DS(max)} = V_{CC} + V_Z + V_F\]

    따라서 MOSFET의 항복 전압 정격 \(V_{(BR)DSS}\)는 \(20\% \sim 30\%\)의 안전 마진을 포함하여 다음과 같이 선정해야 한다.

    \[V_{(BR)DSS} \ge 1.25 \times (V_{CC} + V_Z + V_F)\]

    [설계 계산 예시]

    • 전원 전압: \(V_{CC} = 24\text{V}\)
    • 코일 정격: \(V_{coil} = 24\text{V}, R_{coil} = 600\,\Omega \Rightarrow I_{coil} = 40\text{mA}\)
    • 제너 다이오드: \(V_Z = 75\text{V}\) (\(V_Z \approx 3.1 \times V_{coil}\))
    • 직렬 다이오드: \(V_F = 0.7\text{V}\)

    스위치에 인가되는 피크 전압: \[V_{DS(max)} = 24\text{V} + 75\text{V} + 0.7\text{V} = 99.7\text{V}\]

    안전 마진 \(1.25\)배 적용 시 요구 항복 전압: \[V_{(BR)DSS} \ge 99.7\text{V} \times 1.25 \approx 124.6\text{V}\]

    따라서 구동 트랜지스터로는 \(150\text{V}\) 이상의 정격을 가진 N채널 MOSFET을 선정해야 안전 동작 영역(SOA)을 확보할 수 있다. 만약 기존 회로의 스위치 정격이 \(60\text{V}\)나 \(100\text{V}\)로 제한되어 있다면, \(V_Z\)를 낮추거나(예: \(V_Z \approx 1 \sim 1.5 \times V_{coil}\)) 스위치를 고내압 소자로 교체하는 트레이드오프 조정이 필요하다.

    2. 제너 다이오드 펄스 전력 및 에너지 소산 검증

    차단 시 코일 인덕턴스에 저장된 자기 에너지 \(E\)는 다음과 같다.

    \[E = \frac{1}{2} L I_{coil}^2\]

    이 에너지는 스위칭 턴오프 직후 극히 짧은 방전 시간(\(t_{decay}\)) 동안 대부분 제너 다이오드에서 열로 소산된다.

    • 순시 피크 펄스 전력(\(P_{peak}\)): \[P_{peak} \approx V_Z \times I_{coil}\] 위 예시의 경우 \(P_{peak} \approx 75\text{V} \times 0.04\text{A} = 3.0\text{W}\)의 피크 전력이 인가된다. 제너 다이오드(또는 단방향 TVS 다이오드)의 비반복 피크 펄스 전력(\(P_{PPM}\)) 정격(통상 \(400\text{W} \sim 600\text{W}\))과 비교하여 충분한 여유가 있는지 확인한다.
    • 평균 소비 전력(\(P_{avg}\)): 스위칭 동작 주파수를 \(f_{sw}\)라 할 때 제너의 연속 소비 전력은 다음과 같다. \[P_{avg} = E \times f_{sw} = \frac{1}{2} L I_{coil}^2 f_{sw}\] 일반적인 릴레이 스위칭(\(f_{sw} < 1\text{Hz}\)) 조건에서는 평균 전력이 수 mW 미만에 불과하므로 \(500\text{mW} \sim 1\text{W}\)급 표준 SMD 제너 다이오드로 열적 안정성을 확보할 수 있다.

    설계 결정 요약: 릴레이 보호 회로 토폴로지 선택 가이드

    릴레이 코일 서지 억제 회로의 선정은 ‘회로 비용 및 스위치 전압 스트레스 최소화’와 ‘릴레이 차단 속도 및 접점 수명 보존’ 사이의 명확한 엔지니어링 절충(Trade-off) 과정이다.

    1. 보호 회로 토폴로지 비교 매트릭스

    비교 항목 단일 Flyback 다이오드 다이오드 + 제너(Zener) 클램프 저항 병렬 / RC 스너버
    방전 루프 전압 (\(V_{clamp}\)) \(V_F \approx 0.7\text{V}\) (극저전압) \(V_Z + V_F\) (설계자가 전압 설정 가능) \(I_{coil} R\) (초기 전압 스파이크 큼)
    릴레이 차단 지연 (\(t_{release}\)) 매우 큼 (2~5배 지연) 매우 작음 (무보호 수준 회복) 중간 수준 지연
    접점 아크 및 수명 영향 아크 시간 증가 \(\rightarrow\) 용착 위험 아크 신속 소호 \(\rightarrow\) 접점 수명 유지 중간
    스위치 전압 스트레스 (\(V_{DS}\)) \(V_{CC} + 0.7\text{V}\) (최저 스트레스) \(V_{CC} + V_Z + V_F\) (스위치 고내압 필요) \(V_{CC} + I_{coil} R\)
    부품 수 및 비용 다이오드 1개 (최저 비용) 다이오드 1개 + 제너 1개 (중간) 저항/커패시터 (중간)
    권장 적용 분야 비임계 신호 릴레이, 경부하 개폐 파워 릴레이, 유도성/인러시 부하, 고신뢰성 제어 AC 릴레이 코일 제어

    2. 실무 하드웨어 설계 체크리스트

    1. 코일 정상 전류 확인: \(I_{coil} = V_{coil} / R_{coil}\) 계산 후, 다이오드의 \(I_{F(AV)}\) 및 \(I_{FSM}\)이 \(I_{coil}\) 이상인지 확인한다.
    2. 역내압 마진 검증: 단일 다이오드 또는 직렬 다이오드의 \(V_{RRM}\)이 최소 \(V_{RRM} \ge 2\sim 3 \times V_{CC}\) (가혹 환경 \(10 \times V_{CC}\))를 만족하는지 검토한다.
    3. 부하 특성에 따른 토폴로지 결정:
    4. 모터, 솔레노이드, 히터, 전원 라인 등 고전력/유도성 부하를 개폐하는 경우 접점 수명 보존을 위해 다이오드 + 제너 클램프 방식을 기본 적용한다.
    5. 단순 표시등, 저전력 저항 부하이며 스위치 부품 단가를 극한으로 낮춰야 하는 경우에만 단일 다이오드를 검토한다.
    6. 제너 전압 및 스위치 내압 마진 정렬:
    7. 제너 전압을 \(V_Z \ge 3 \times V_{coil}\) 수준으로 설정한다.
    8. 로우사이드 MOSFET의 항복 전압이 \(V_{(BR)DSS} \ge 1.25 \times (V_{CC} + V_Z + V_F)\)를 만족하는지 확인한다.
    9. 제너 서지 펄스 전력 검토: \(P_{peak} \approx V_Z \times I_{coil}\)이 제너/TVS의 단발 펄스 허용 전력 이내인지 확인한다.
  • DRV8848 듀얼 H-브릿지로 모터 구동 발열과 전류 제어를 단순화하는 방법

    DRV8848 듀얼 H-브릿지로 모터 구동 발열과 전류 제어를 단순화하는 방법

    소형 DC 모터나 스테퍼 모터를 구동할 때, MOSFET 4개로 H-브릿지를 디스크리트 구성하는 것은 겉보기보다 훨씬 번거롭다. 게이트 드라이브 회로가 복잡해지고, 전류 제한이 필요하면 별도의 션트 앰프와 비교기를 추가해야 하며, 과전류·과열 보호까지 직접 구현하려면 설계 기간이 크게 늘어난다. Texas Instruments의 DRV8848은 이런 부담을 하나의 16핀 HTSSOP 패키지로 해소하는 듀얼 H-브릿지 모터 드라이버다.

    DRV8848 datasheet page 1: features and description
    그림 1: DRV8848 간략화된 회로도
    항목사양비고
    구동 전압 (VM)4~18V12V 시스템 최적
    출력 전류 (채널당)최대 2A병렬 모드 시 4A
    RDS(on) (HS+LS)900mΩ (typ)25ºC 기준
    입력 로직A: Tri-level / B: CMOSA채널 Hi-Z 감지
    초퍼 오프타임20μs (fixed)ICHOP = VREF/(5×RSENSE)
    슬립 전류3μA (typ)nSLEEP = LOW
    보호 기능OCP, TSD, UVLOnFAULT 핀으로 진단
    패키지16-HTSSOP (PowerPAD)5.0×4.4mm
    표 1: DRV8848 주요 사양 요약

    발열과 부품 수를 줄이는 내부 구조

    DRV8848의 가장 실용적인 장점은 낮은 \( R_{DS(on)} \)에 있다. HS+LS 합성 저항이 25°C 기준 900mΩ(typ)에 불과해, 1A 구동 시 H-브릿지 전체 전압 강하가 0.9V에 그친다. 이는 BJT 기반의 구형 드라이버(예: L293D의 \( V_{CE(sat)} pprox 1.8V \) 이상)와 비교하면 채널당 손실이 절반 이하다. 12V, 1A로 DC 모터 2개를 동시 구동해도 총 손실이 1.8W 수준으로, HTSSOP 패키지의 PowerPAD만 적절히 납땜하면 방열판 없이도 운용 가능하다.

    DRV8848 datasheet page 9: functional block diagram
    그림 2: DRV8848 Functional Block Diagram — 내부 차지 펌프, 게이트 드라이브, 전류 레귤레이션, 보호 회로 포함

    내부 차지 펌프가 하이사이드 N-MOS를 직접 구동하므로, 디스크리트 설계에서 필수였던 부트스트랩 회로가 필요 없다. 채널당 최대 2A, 병렬 모드(OUT1끼리, OUT2끼리 결선)로는 최대 4A까지 구동할 수 있어 하나의 소자로 상당히 넓은 출력 범위를 커버한다. 슬립 모드에서는 소비 전류가 3μA까지 떨어지므로, 배터리 구동 애플리케이션의 대기 전력도 문제가 되지 않는다.


    션트 저항 하나로 완성되는 전류 레귤레이션

    스테퍼 모터의 마이크로스테핑이나 DC 모터의 토크 제어를 구현하려면 권선 전류를 정밀하게 제한해야 한다. 디스크리트로 구성할 경우 션트 저항 → 차동 증폭기 → 비교기 → 히스테리시스 로직으로 이어지는 피드백 루프 전체를 설계해야 하지만, DRV8848은 이 모든 기능을 내장하고 있다. xISEN 핀에 션트 저항 하나만 연결하면 20μs 고정 오프타임(fixed off-time) 방식의 초퍼 레귤레이션이 즉시 동작한다.

    초핑 전류 임계값은 VREF 핀 전압 하나로 설정된다. \( I_{CHOP} = V_{REF} / (5 imes R_{SENSE}) \) 관계를 가지므로, \( V_{REF} = 1.65V \), \( R_{SENSE} = 0.33\Omega \)일 때 \( I_{CHOP} pprox 1.0A \)로 설정된다. VREF는 외부 DAC나 단순 저항 분압으로 공급할 수 있어, MCU에서 실시간 전류 프로파일을 가변하는 것도 간단하다. 20μs의 짧은 오프타임 덕분에 초핑 주파수가 가청 대역을 벗어나 모터 소음도 자연스럽게 억제된다. 전류 레귤레이션이 필요 없는 단순 ON/OFF 구동이라면 xISEN을 GND에 직결하여 이 기능을 비활성화할 수도 있다.


    보호 기능과 진단 핸들링

    DRV8848은 과전류 보호(OCP), 열 셧다운(TSD), 저전압 차단(UVLO)의 3중 보호 체계를 갖추고 있으며, 이 중 하나라도 트리거되면 nFAULT 핀이 로우로 내려간다. MCU에서 nFAULT를 GPIO 인터럽트 입력으로 받아 폴트 발생 시 모터를 정지시키고 일정 시간 후 재시도하는 복구 시퀀스를 구현할 수 있다. TSD는 접합 온도 약 150°C에서 작동하며 온도가 내려가면 자동 복구되므로, 과도한 부하로 인한 일시적 셧다운은 시스템 레벨에서 자연스럽게 핸들링된다. UVLO는 VM이 약 4V 이하로 떨어질 때 출력을 차단해 로직 오동작을 방지하며, 전원 투입 시에도 VM이 안정화될 때까지 출력을 억제하는 파워온 리셋 역할을 겸한다.

    A채널 입력(AIN1, AIN2)은 Tri-level 입력으로 설계되어 있어, HIGH·LOW 외에 Hi-Z 상태도 감지한다. 이를 통해 정방향·역방향 구동 외에 감속(coast) 모드를 구현할 수 있으며, MCU GPIO를 입력 모드(Hi-Z)로 전환하는 것만으로 모터를 관성 회전시킬 수 있다. B채널(BIN1, BIN2)은 일반 로직 입력에 내부 풀다운이 있어 플로팅 시 자동으로 LOW로 인식되므로, 미사용 채널은 단순히 개방해 두면 된다.

    DRV8848 datasheet page 3: pin configuration and functions
    그림 3: DRV8848 핀 구성 (16-Pin HTSSOP)

    설계 시 주의사항

    VM 핀의 디커플링은 특히 중요하다. 모터 구동 중 발생하는 전류 스파이크가 전원 레일을 흔들면 UVLO가 오작동할 수 있으므로, 100μF 전해 커패시터와 0.1μF MLCC를 VM 핀에 최대한 가까이 병렬 배치해야 한다. VINT 핀은 내부 3.3V 레귤레이터의 출력으로, 0.47μF 이상의 세라믹 커패시터로 바이패스하지 않으면 레귤레이터가 발진할 가능성이 있다.

    방열은 HTSSOP 패키지 하단의 PowerPAD에 달려 있다. PowerPAD는 반드시 GND 플레인에 납땜하고, 최소 9개 이상의 비아로 내층 GND와 열적 경로를 확보해야 한다. 2A 연속 구동 시 접합 온도 상승을 40°C 이내로 억제하려면 4-layer 기판의 내층 GND를 히트 스프레더로 활용하는 것이 사실상 필수다. nSLEEP 핀은 내부 풀다운이 있어 플로팅 시 자동으로 슬립 모드에 진입하므로, MCU가 초기화되기 전까지 모터가 구동되지 않도록 보장하는 안전 인터록으로 활용할 수 있다.


    DRV8848 vs L293D power dissipation
    그림 4: 채널당 전력 손실 비교 — DRV8848(청색, I²×0.9Ω), L293D(적색, I×1.8V), DRV8833(녹색 점선, I²×0.6Ω). 1A 구동 시 DRV8848은 L293D 대비 손실이 50% 감소

    경쟁 소자와의 비교

    같은 소형 모터 드라이버 계열에서 DRV8833과 L293D가 자주 비교된다. DRV8833은 2.7V~10.8V 전압 범위와 600mΩ의 더 낮은 \( R_{DS(on)} \)을 제공하지만, 최대 전압이 10.8V로 제한되어 12V 시스템에서는 사용할 수 없다. L293D는 36V까지 대응 가능하지만 BJT Darlington 출력단의 \( V_{CE(sat)} \)이 1.8V 이상으로, 1A만 구동해도 채널당 1.8W의 손실이 발생해 사실상 소전류 구동에만 적합하다. DRV8848은 4V~18V 범위와 900mΩ \( R_{DS(on)} \)으로 12V 시스템에서 최적의 밸런스를 제공하며, 여기에 내장 초퍼 레귤레이션과 nFAULT 진단 기능을 갖추고 있어 산업용 및 가전 제품의 신뢰성 요구사항을 단일 칩으로 충족시킨다. nSLEEP 핀의 3μA 슬립 전류와 자동 복구되는 보호 기능은 단순한 모터 드라이버를 넘어 시스템 수준의 견고성을 제공하는 핵심 차별점이다.

  • ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    여러 채널의 부하를 하나의 IC로 구동해야 할 때, 대표적으로 사용되는 소자가 ULN2003과 같은 달링턴 어레이(Darlington Array)와 TPL7407L과 같은 NMOS 어레이다. 두 소자 모두 릴레이, 모터, LED, 솔레노이드와 같은 유도성 부하를 저전압 로직 신호로 구동할 수 있지만, 내부 구조가 BJT 기반인지 MOSFET 기반인지에 따라 전기적 특성과 손실이 크게 달라진다. 특히 전원 회로의 보조 구동단이나 시퀀스 제어에서는 이러한 어레이 소자의 선택이 신뢰성과 효율에 직접적인 영향을 준다.


    달링턴 어레이의 구조와 동작 — ULN2003을 중심으로

    ULN2003은 7채널의 NPN 달링턴 페어를 하나의 패키지에 집적한 소자로, 각 채널은 2개의 NPN 트랜지스터와 입력 저항 \( R_{B} \) , 베이스-이미터 저항 \( R_{BE} \) , 그리고 출력단의 플라이백 다이오드(flyback diode)로 구성된다. 입력 신호가 2.4V 이상 인가되면 달링턴 페어가 도통하여 출력이 GND 방향으로 전류를 싱크(sink)하는 오픈컬렉터 구조다.

    ULN2003A datasheet page 1 - internal schematic at top-right
    그림 1: ULN2003 단일 채널 내부 구조 — 2개의 NPN 트랜지스터로 구성된 달링턴 페어, 입력 저항 Rb(2.7kΩ), 베이스-이미터 저항 Rbe(7.2kΩ), 플라이백 다이오드 D1 포함

    달링턴 구성의 특성상 입력단 \( Q_{1} \) 과 출력단 \( Q_{2} \) 의 베이스-이미터 전압이 직렬로 연결되므로, 출력 포화 전압 \( V_{CE(sat)} \) 은 약 0.9V~1.1V로 비교적 높다. 예를 들어 \( I_{C} = 350mA \) 로 구동할 때, ULN2003의 \( V_{CE(sat)} \) 은 약 1.1V로 채널당 약 0.39W의 손실이 발생한다. 전체 7채널을 동시 구동하면 2.7W 이상의 열이 발생하므로 방열 설계가 필수적이다.

    ULN2003은 제조사에 따라 ULN2003A(LV), ULQ2003 등 다양한 변형이 있지만, 모든 채널이 동시에 최대 정격으로 동작하는 것은 보장되지 않는다. 데이터시트에는 채널당 최대 500mA의 싱크 전류를 표시하고 있으나, 이는 1채널만 구동할 때의 값이며 7채널 동시 구동 시에는 발열 제한으로 인해 채널당 100~150mA로 디레이팅해야 한다. 또 입력 전압이 TTL 레벨(5V)을 기준으로 설계되어 있어, 3.3V 마이크로컨트롤러로 직접 구동할 때는 \( V_{BE} \) 마진 부족으로 동작이 불안정해질 수 있다.

    그럼에도 ULN2003은 수십 년간 검증된 신뢰성과 광범위한 호환성을 가진다. 내장된 플라이백 다이오드 덕분에 릴레이나 솔레노이드 같은 유도성 부하를 외부 다이오드 없이 바로 구동할 수 있으며, 단가가 낮고 입수가 쉬워 산업용 제어 회로에서 여전히 널리 사용된다.


    NMOS 어레이의 구조와 동작 — TPL7407L을 중심으로

    TPL7407L은 7채널의 N채널 MOSFET을 하나의 패키지에 집적한 소자로, TI에서 ULN2003의 대체품으로 출시하였다. 각 채널은 N-MOSFET, 게이트 구동 회로, 풀다운 저항으로 구성되며, ULN2003과 마찬가지로 오픈드레인(open-drain) 싱크 구조를 가진다.

    TPL7407L datasheet page 7 - Functional Block Diagram
    그림 2: TPL7407L 단일 채널 내부 구조 — N-MOSFET(M1), 게이트 드라이버, 풀다운 저항 Rpd(200kΩ)로 구성된 오픈드레인 구조. 유도성 부하에는 외부 플라이백 다이오드(D_ext)가 필요함

    출력단에는 플라이백 다이오드가 내장되어 있지 않으므로, 유도성 부하 구동 시에는 외부에 다이오드를 추가하거나 공통 핀(COM)을 부하 전원에 연결해야 한다.

    MOSFET 기반이므로 BJT의 \( V_{CE(sat)} \) 와 달리, 도통 시 저항 \( R_{DS(on)} \) 으로 손실을 모델링한다. \( I_{D} \) 의 전류가 흐를 때의 전압 강하는 \( V_{DS} = I_{D} \times R_{DS(on)} \) 이며, TPL7407L은 \( V_{GS} = 3.3V \) , \( I_{D} = 350mA \) 에서 \( R_{DS(on)} \) 이 약 1.2Ω 이하이므로 \( V_{DS} \approx 0.42V \) , 손실은 약 0.15W에 불과하다. 동일 조건의 ULN2003(약 0.39W) 대비 손실이 60% 이상 적다.

    입력 전압 특성도 가장 큰 차별점이다. TPL7407L은 \( V_{IH(min)} = 1.5V \) 로, 1.8V나 3.3V 로직에서도 충분한 게이트 구동 전압을 확보할 수 있다. 따라서 레벨 시프터 없이 저전압 마이크로컨트롤러로 직접 구동할 수 있어, 최신 MCU 기반 설계에서 부품 수를 줄일 수 있다. 또 입력 임피던스가 높아 마이크로컨트롤러 GPIO의 구동 전류 부담이 거의 없다.

    스위칭 속도 면에서도 MOSFET은 소수 캐리어 축적 효과가 없기 때문에, TPL7407L의 턴-온/턴-오프 시간은 수십 ns 수준으로 kHz 이상의 PWM 구동에도 적합하다. 반면 ULN2003은 \( t_{off} \) 가 수 μs 이상으로, 고속 스위칭 시 손실이 급격히 증가한다.

    단점으로는 플라이백 다이오드가 내장되지 않아 유도성 부하에 대해 추가 부품이 필요하고, 정전기(ESD)에 민감한 MOSFET 특성상 취급 및 보호 회로 설계에 더 많은 주의가 필요하다. 또한 ULN2003에 비해 단가가 약간 높고, 핀 배열이 완전히 동일하지 않아 기존 ULN2003 설계에 드롭인(drop-in) 대체가 되지 않는 경우가 많다.


    주요 특성 비교: ULN2003 vs TPL7407L

    두 소자의 주요 전기적 특성을 정리하면 다음과 같다. 가장 큰 차이는 출력단 소자의 종류에서 비롯된 전압 강하와 입력 임계값에 있다.

    특성 ULN2003 (달링턴 어레이) TPL7407L (NMOS 어레이)
    출력 소자 NPN Darlingtion (BJT) N-Channel MOSFET
    채널 수 7 7
    입력 임계값 \( V_{IH(min)} \) 2.4V (TTL) 1.5V (CMOS)
    출력 전압 강하 \( @350mA \) \( V_{CE(sat)} = 0.9V \sim 1.1V \) \( V_{DS} = I_{D} \times R_{DS(on)} \approx 0.42V \)
    채널당 손실 \( @350mA \) \( P_{D} \approx 0.39W \) \( P_{D} \approx 0.15W \)
    7채널 동시 구동 손실 \( P_{D(total)} > 2.7W \) \( P_{D(total)} \approx 1.0W \)
    턴-오프 시간 수 μs (느림) 수십 ns (빠름)
    내장 플라이백 다이오드 있음 (COM-SUPPLY) 없음 (외부 추가 필요)
    입력 임피던스 중간 (BJT 입력) 높음 (MOSFET 입력)
    최소 입력 전압 약 2.0V 이상 필요 1.5V 이상
    PWM 호환성 저속 (1kHz 이하 권장) 고속 (수십 kHz 가능)
    단가 낮음 중간
    ESD 내성 높음 중간 (보호 회로 필요)
    ULN2003 vs TPL7407L 전력 손실 비교 그래프
    그림 3: 채널당 전력 손실 비교 — ULN2003(적색)은 전류에 선형 비례, TPL7407L(녹색 점선)은 I²에 비례하는 2차 곡선. 동일 전류에서 TPL7407L의 손실이 현저히 낮음

    표에서 보듯이, 두 소자의 본질적인 차이는 출력 전압 강하에서 비롯되는 전력 손실이다. ULN2003은 \( V_{CE(sat)} \) 이 전류에 따라 크게 변하지 않는 반면, TPL7407L은 \( R_{DS(on)} \) 이 부성 온도 계수를 가지므로 온도 상승 시 저항이 증가하여 손실이 다소 늘어날 수 있다. 그러나 실사용 영역에서는 TPL7407L의 손실이 ULN2003보다 항상 작다. 또 입력 특성에서 CMOS 레벨(1.8V)과 TTL 레벨(5V)의 차이가 현저하여, 저전압 시스템 설계에서는 TPL7407L이 사실상 유일한 선택지가 된다.


    설계 시 선택 기준

    실제 설계에서는 다음과 같은 조건에 따라 소자를 선택한다.

    구동 전류가 작고 채널 수가 적은 경우에는 단가가 낮고 검증된 ULN2003이 충분히 적합하다. 릴레이 2~3개를 구동하는 단순한 시퀀스 제어 회로에서는 \( V_{CE(sat)} \) 에 의한 손실이 문제 되지 않으며, 내장 플라이백 다이오드로 부품 수를 줄일 수 있어 ULN2003이 유리하다.

    저전압 마이크로컨트롤러(1.8V/3.3V)로 직접 구동해야 하는 경우에는 TPL7407L을 선택한다. ULN2003은 3.3V 로직에서 \( V_{BE} pprox 1.3V \) 를 빼면 베이스 전류 마진이 부족하여 온도 변화나 소자 편차에 따라 동작이 불안정해질 수 있다. 레벨 시프터를 추가할 수 있지만, 부품 수와 기판 면적이 증가하므로 TPL7407L 한 개로 해결하는 것이 효율적이다.

    다채널 동시 구동이 많거나 전력 효율이 중요한 경우에도 TPL7407L이 적합하다. 예를 들어 SMPS의 보조 전원 시퀀서에서 4채널 이상의 릴레이를 동시에 구동한다면, ULN2003의 발열이 문제가 될 수 있다. TPL7407L은 동일 조건에서 열 손실이 절반 이하이므로 방열판을 생략하거나 기판 사이즈를 줄일 수 있다.

    PWM 구동으로 전류 제어가 필요한 경우에는 스위칭 속도가 빠른 TPL7407L을 사용한다. ULN2003은 수백 Hz~1kHz 정도의 저속 PWM만 가능하지만, TPL7407L은 수십 kHz의 PWM 구동이 가능하여 LED 디밍이나 DC 모터 속도 제어에 적합하다.

    고전압/고전류 유도성 부하 구동 시에는 플라이백 다이오드가 내장된 ULN2003이 편리하다. TPL7407L은 외부에 쇼트키 다이오드를 추가해야 하므로 부품 수가 늘어나지만, 외부 쇼트키 다이오드의 \( V_{F} \) 가 ULN2003 내장 다이오드의 \( V_{F} \) 보다 낮아 역기전력 억제 성능이 더 우수할 수도 있다.


    실장 호환성과 대체 시 주의사항

    ULN2003과 TPL7407L은 모두 16핀 SOIC/DIP 패키지로 제공되며, 핀 배열도 유사하게 설계되어 있으나 완전히 동일하지는 않다. ULN2003의 9번 핀은 플라이백 다이오드의 캐소드 공통 단자(COM)이나, TPL7407L의 9번 핀은 부하 전원에 직접 연결해야 하는 전원 핀으로 기능이 다르다. 따라서 기존 ULN2003 설계를 TPL7407L로 단순 교체할 수 없으며, 회로 수정이 필요하다.

    반대로 TPL7407L을 사용 중인 설계에서 ULN2003으로 대체할 경우, 입력 신호 레벨이 3.3V 이하라면 충분한 베이스 전류를 확보할 수 없어 동작하지 않을 수 있으므로 반드시 확인해야 한다.

    핀 배열 비교 (16-SOIC/DIP)

    핀 번호ULN2003TPL7407L차이점
    11B (입력 1)1B (입력 1)동일
    22B (입력 2)2B (입력 2)동일
    33B (입력 3)3B (입력 3)동일
    44B (입력 4)4B (입력 4)동일
    55B (입력 5)5B (입력 5)동일
    66B (입력 6)6B (입력 6)동일
    77B (입력 7)7B (입력 7)동일
    8GNDGND동일
    9COM (플라이백 다이오드 공통)VDD (부하 전원)⚠️ 기능 다름
    107C (출력 7)7C (출력 7)동일
    116C (출력 6)6C (출력 6)동일
    125C (출력 5)5C (출력 5)동일
    134C (출력 4)4C (출력 4)동일
    143C (출력 3)3C (출력 3)동일
    152C (출력 2)2C (출력 2)동일
    161C (출력 1)1C (출력 1)동일
    표 2: ULN2003 vs TPL7407L 핀 배열 비교 — 9번 핀의 기능이 가장 큰 차이점

    핵심 차이는 9번 핀에 있다. ULN2003의 9번 핀(COM)은 내장 플라이백 다이오드의 공통 캐소드 단자로, 유도성 부하의 역기전력을 전원으로 클램핑하는 역할을 한다. 반면 TPL7407L의 9번 핀은 부하 전원(VDD) 입력 핀이므로, 유도성 부하 구동 시 반드시 외부에 쇼트키 다이오드를 추가해야 한다. 이 차이로 인해 두 소자는 단순 핀-투-핀 대체(drop-in replacement)가 불가능하다.

    최근에는 ULN2003의 단점을 보완하면서도 유사한 핀 배열과 내장 다이오드를 갖춘 소자들이 등장하고 있으며, TI의 TPL7407L뿐 아니라 Toshiba의 TBD62083A(DMOS), Infineon의 ISO1H811G(절연형) 등 다양한 대체 소자가 있으므로 설계 요구사항에 맞추어 최신 소자를 검토하는 것이 바람직하다.

  • 달링턴 페어와 지클라이 페어의 차이점

    달링턴 페어와 지클라이 페어의 차이점

    두 개의 트랜지스터를 조합하여 높은 전류 이득을 얻는 복합 트랜지스터(Compound Transistor) 구성에는 달링턴 페어(Darlington Pair)와 지클라이 페어(Sziklai Pair)가 있다. 두 방식 모두 개별 트랜지스터의 전류 이득 \( \beta \)의 곱에 해당하는 높은 이득을 얻을 수 있지만, 구조와 전기적 특성에 뚜렷한 차이가 있어 설계 목적에 따라 적절한 구성을 선택해야 한다.


    달링턴 페어 (Darlington Pair)의 구조와 특성

    달링턴 페어는 1953년 Sidney Darlington이 제안한 구성으로, 동일 극성의 트랜지스터 2개를 직렬로 연결하여 하나의 고이득 트랜지스터처럼 동작시킨다. NPN+NPN 또는 PNP+PNP의 조합으로 구성하며, 첫 번째 트랜지스터 \( Q_{1} \)의 이미터 전류가 두 번째 트랜지스터 \( Q_{2} \)의 베이스 전류로 직접 공급된다. 이때 총 전류 이득은 각 트랜지스터의 \( \beta \)의 곱으로 \( \beta_{total} = \beta_{1} \times \beta_{2} \) 가 되어, \( \beta = 100 \) 인 트랜지스터 2개를 사용하면 약 10,000의 이득을 얻을 수 있다.

    달링턴 페어 회로도
    그림 1: 달링턴 페어 (NPN-NPN) 회로도 — Q₁의 이미터가 Q₂의 베이스를 직접 구동하며, 두 컬렉터는 공통으로 Vcc에 연결된다.

    이러한 높은 이득은 입력 임피던스를 매우 크게 만드는 장점이 있지만, 몇 가지 단점도 존재한다. 베이스-이미터 전압 \( V_{BE} \) 는 2개의 \( V_{BE} \) 가 직렬로 연결되므로 약 1.2V~1.4V로, 단일 트랜지스터의 약 2배가 된다. 또한 포화 전압 \( V_{CE(sat)} \) 은 \( Q_{2} \)의 \( V_{CE(sat)} \) 에 \( Q_{1} \)의 \( V_{BE} \) 가 더해져 약 0.9V~1.0V로 높다. 이로 인해 저전압 회로에서는 전압 마진이 부족해지고, 전력 손실도 증가한다.

    스위칭 특성에서도 달링턴 페어는 턴-오프(turn-off) 시간이 느리다는 문제가 있다. \( Q_{1} \) 과 \( Q_{2} \) 를 동시에 차단해야 하므로 축적된 전하를 제거하는 데 시간이 더 소요된다. 또한 \( Q_{1} \)의 누설 전류가 \( Q_{2} \)에 의해 다시 증폭되기 때문에 온도 상승 시 열 폭주(thermal runaway)의 위험이 있어 방열 설계에 주의해야 한다.

    그럼에도 불구하고 달링턴 페어는 구성이 매우 단순하고, TIP120, TIP122, BC517 등 하나의 패키지로 제공되는 소자가 많아 범용성이 높다. 높은 입력 임피던스와 큰 전류 이득이 필요한 릴레이/솔레노이드 드라이버나 모터 구동 회로에 널리 사용된다.


    지클라이 페어 (Sziklai Pair)의 구조와 특성

    지클라이 페어는 George Clifford Sziklai가 1953년 제안한 구성으로, 서로 다른 극성(NPN+PNP 또는 PNP+NPN)의 트랜지스터 2개를 결합한 구조다. 컴플리멘터리 달링턴(Complementary Darlington)이라고도 불리며, \( Q_{1} \)의 컬렉터 전류가 \( Q_{2} \)의 베이스로 피드백되는 네거티브 피드백 루프를 형성하여 안정적인 동작을 구현한다. 총 전류 이득은 달링턴과 유사하게 \( \beta_{total} \simeq \beta_{1} \times \beta_{2} \) 이다.

    지클라이 페어 회로도
    그림 2: 지클라이 페어 (NPN-PNP) 회로도 — Q₁(NPN)의 컬렉터가 Q₂(PNP)의 베이스로 피드백되어 네거티브 피드백 루프를 형성한다.

    지클라이 페어의 가장 큰 장점은 \( V_{BE} \) 가 약 0.6V~0.7V로 단일 트랜지스터와 동일한 수준이라는 점이다. 이는 \( Q_{1} \)의 \( V_{BE} \) 하나만 입력에 걸리기 때문으로, 3.3V 이하의 저전압 회로에서도 충분한 바이어스 마진을 확보할 수 있다. 또한 포화 전압 \( V_{CE(sat)} \) 도 약 0.2V~0.3V로 매우 낮아 전력 손실이 작다. 예를 들어 출력 전류 \( I_{O} = 1A \) 일 때, 달링턴의 포화 손실이 약 0.9W인 반면 지클라이는 약 0.25W에 불과하여 전력 효율에서 큰 차이를 보인다.

    스위칭 속도 면에서도 지클라이 페어는 \( Q_{1} \) 과 \( Q_{2} \) 가 상보적으로 동작하기 때문에 턴-오프 시간이 달링턴보다 빠르다. 또한 네거티브 피드백이 내장되어 있어 온도 변화에 따른 바이어스 변동이 작고, 열 안정성이 우수하다.

    단점으로는 입력 임피던스가 달링턴보다 낮고, 피드백 루프에 의해 고주파 발진이 발생할 가능성이 있다는 점을 들 수 있다. 특히 과도 응답 시 오버슈트나 링잉(ringing)이 나타날 수 있어 안정적인 위상 보상이 필요하다. 또한 달링턴처럼 하나의 패키지로 시판되는 소자가 적어, 대부분 개별 트랜지스터로 구성해야 한다.

    지클라이 페어는 저전압 배터리 구동 기기, Class AB 오디오 앰프의 출력단, 고속 스위칭 전원 등 낮은 포화 전압과 높은 효율이 중요한 회로에 적합하다. 특히 SMPS의 보조 전원단이나 LDO 레귤레이터의 출력단에서는 낮은 드롭아웃 전압을 활용할 수 있다.


    달링턴 페어와 지클라이 페어의 비교

    두 구성의 주요 전기적 특성을 정리하면 다음과 같다. \( V_{BE} \) 와 \( V_{CE(sat)} \) 의 차이가 가장 크게 나타나며, 이것이 저전압/고효율 설계에서의 선택을 결정짓는 핵심 요소다.

    특성달링턴 페어지클라이 페어
    트랜지스터 극성동일 극성 (NPN+NPN)반대 극성 (NPN+PNP)
    전류 이득\( \beta_{1} \times \beta_{2} \)\( \beta_{1} \times \beta_{2} \)
    베이스-이미터 전압 \( V_{BE} \)1.2V ~ 1.4V0.6V ~ 0.7V
    포화 전압 \( V_{CE(sat)} \)0.9V ~ 1.0V0.2V ~ 0.3V
    입력 임피던스매우 높음중간
    턴-오프 속도느림빠름
    열 안정성낮음 (누설 전류 증폭)높음 (네거티브 피드백)
    고주파 발진 가능성낮음있음
    시판 단일 패키지 소자다수 (TIP120, BC517 등)소수
    Vce(sat) 비교 그래프
    그림 3: 부하 전류에 따른 Vce(sat) 및 전력 손실 비교 — 지클라이 페어가 포화 전압과 전력 손실 모두에서 현저히 우수하다.

    두 구성 모두 \( \beta_{1} \times \beta_{2} \) 의 높은 전류 이득을 제공하지만, 실질적인 차이는 \( V_{BE} \) 와 \( V_{CE(sat)} \) 에서 발생한다. 달링턴은 입력단이 간단하고 패키지 소자를 쉽게 구할 수 있어 범용성이 높지만, 높은 \( V_{BE} \) 와 \( V_{CE(sat)} \) 로 인해 전력 손실이 크다. 반면 지클라이는 \( V_{BE} \) 와 \( V_{CE(sat)} \) 가 낮아 전력 효율이 뛰어나지만, 발진 방지를 위한 주의가 필요하다.


    설계 시 선택 기준

    실제 회로 설계에서는 다음과 같은 조건에 따라 구성을 선택한다.

    저전압 동작이 필요한 경우에는 지클라이 페어를 선택한다. 공급 전압이 3.3V 이하라면 \( V_{BE} = 1.2V \) 이상인 달링턴 페어로는 충분한 바이어스 마진을 확보할 수 없다. 반면 지클라이는 \( V_{BE} = 0.6V \) 이므로 저전압에서도 안정적인 바이어스가 가능하다.

    전력 효율이 중요한 경우에도 지클라이 페어가 유리하다. 포화 전압이 낮아 도통 손실이 적으므로, SMPS의 구동단이나 배터리로 동작하는 휴대용 기기의 전원 회로에 적합하다. 그림 3에서 확인할 수 있듯이, 동일 부하 전류에서 지클라이의 전력 손실은 달링턴의 1/3 이하 수준이다.

    구성이 단순하고 신속한 프로토타이핑이 필요한 경우에는 달링턴 페어와 TIP120과 같은 단일 패키지 소자를 사용한다. 별도의 바이어스 회로 없이도 큰 전류를 구동할 수 있어, 릴레이/모터 드라이버나 간단한 스위칭 회로에서 유용하다.

    고속 스위칭이 필요한 경우에는 턴-오프 속도가 빠른 지클라이 페어를 선택해야 한다. 달링턴의 경우 \( Q_{1} \) 과 \( Q_{2} \) 가 동시에 켜지고 꺼지므로 수 kHz 이상의 스위칭에서는 손실이 급격히 증가한다.

    입력 임피던스가 극단적으로 높아야 하는 경우에는 달링턴 페어를 사용한다. \( \beta \) 의 곱만큼 입력 저항이 증가하므로, 센서 신호와 같은 고임피던스 소스를 직접 구동할 수 있다.

    두 구성은 상호 보완적인 관계로, 동일한 설계에서도 용도에 따라 구분하여 사용할 수 있다. 예를 들어 SMPS의 저전력 보조 전원단에는 지클라이 구성을, 메인 스위칭단의 보조 드라이버에는 범용 달링턴 소자를 선택하는 식이다. 각 구성의 특성을 정확히 이해하고 설계 요구사항에 맞추어 선택하는 것이 신뢰성 있는 전원 회로 설계의 첫걸음이다.