Power SMPS

Expand your power

[작성자:] mk

  • SMPS Y-Cap의 EMC와 가청 소음, 실장과 소자 선정으로 해결한다

    SMPS Y-Cap의 EMC와 가청 소음, 실장과 소자 선정으로 해결한다

    SMPS 설계에서 Y-Cap은 EMI 규제를 통과하기 위한 필수 소자지만, 막상 실장하고 나면 예상치 못한 부작용과 마주하는 경우가 많다. 접지 패턴을 조금만 길게 빼도 EMC 마진이 순식간에 무너지고, 조용해야 할 회로가 윙윙거리는 가청 소음을 내기도 한다. Y-Cap은 단순히 “데이터시트 정격만 맞추면 되는” 수동 소자가 아니라, 실장 레이아웃과 유전체 재료 특성까지 고려해야 비로소 제 역할을 하는 까다로운 부품이다. 이 글에서는 Y-Cap의 EMC 성능을 좌우하는 접지 배선 길이의 영향과, 스위칭 노이즈가 유전체를 통해 가청 소음으로 변환되는 메커니즘, 그리고 각각의 문제를 실장 최적화와 소자 선정으로 해결한 실제 경험을 다룬다.


    Y-Cap의 EMC 역할과 접지 배선의 함정

    Y-Cap CM 노이즈 경로 등가 회로
    그림 1: SMPS 1차-2차 간 기생 용량 Cps를 통해 흐르는 CM 노이즈 전류 경로의 등가 회로. Y-Cap(CY)이 노이즈를 FG로 바이패스하지만, PCB 배선의 기생 인덕턴스 Ltrace가 직렬로 작용하여 고주파 바이패스 성능을 제한한다.

    Y-Cap은 SMPS의 1차 측과 2차 측, 혹은 1차 측과 접지(FG) 사이에 연결되어 Common-Mode(CM) 노이즈를 바이패스하는 경로를 제공한다. 스위칭 소자의 고속 턴온·턴오프로 인해 트랜스포머의 1차-2차 간 기생 커패시턴스 \( C_{ps} \)를 통해 CM 전류가 흐르는데, 이 전류가 LISN으로 돌아가면 EMI 측정에서 허용 레벨을 초과하게 된다. Y-Cap은 이 전류를 접지 쪽으로 션트하여 LISN에 나타나는 CM 전압을 낮추는 역할을 한다.

    그런데 회로도 상에서는 Y-Cap이 완벽한 단락처럼 보이지만, 실제 PCB에서는 Y-Cap에서 접지까지의 배선이 기생 인덕턴스로 작용한다(그림 1의 Ltrace). 이 인덕턴스는 Y-Cap과 직렬로 연결된 등가 회로를 형성하여, 고주파로 갈수록 임피던스가 상승하고 바이패스 효과가 급격히 떨어진다. 수식으로 표현하면 Y-Cap을 포함한 바이패스 경로의 임피던스는 \( Z = \sqrt{R_{ESR}^2 + (\omega L_{trace} – \frac{1}{\omega C_Y})^2} \) 로 주어지며, 배선 길이에 비례하는 \( L_{trace} \) 항이 고주파 EMI 성능을 결정짓는 핵심 변수가 된다.

    Y-Cap + 배선 인덕턴스 합성 임피던스 vs 주파수
    그림 2: 2.2 nF Y-Cap과 배선 인덕턴스의 직렬 합성 임피던스. 단배선(2 nH, 약 3 mm)은 100 MHz까지 낮은 임피던스를 유지하지만, 장배선(10 nH, 약 15 mm)은 30 MHz 이상에서 임피던스가 급격히 상승하여 바이패스 효과를 상실한다.

    짧은 접지가 EMC 마진을 좌우하는 이유

    필자의 경험 중 하나는, Y-Cap의 접지 배선 길이를 절반으로 줄였을 때 30~100 MHz 대역에서 6 dB 이상의 CM 노이즈 저감을 확인한 사례다. 초기 설계에서는 Y-Cap을 PCB 가장자리에 배치하고 접지면까지 15 mm 정도의 트레이스로 연결했는데, 이 정도 길이만으로도 약 8~10 nH의 기생 인덕턴스가 발생한다. 50 MHz에서 이 인덕턴스의 리액턴스는 \( 2\pi \times 50 \times 10^6 \times 10 \times 10^{-9} \approx 3.14\,\Omega \) 로, 2.2 nF Y-Cap의 리액턴스 \( 1/(2\pi \times 50 \times 10^6 \times 2.2 \times 10^{-9}) \approx 1.45\,\Omega \) 와 합쳐져 전체 임피던스가 두 배 이상 상승한다.

    이 문제는 Y-Cap을 접지면과 같은 레이어에 배치하고 패드를 접지면에 직접 연결(Direct Connect)하는 방식으로 해결했다. 스루홀 부품이라면 접지면 레이어에 써멀 릴리프 없이 풀 컨택으로 연결하고, SMD Y-Cap이라면 부품 바로 옆에 접지 비아를 여러 개 배치하여 귀환 경로의 인덕턴스를 최소화한다. 포트-인-비아(Pour-in-Via) 기법으로 Y-Cap 패드와 내층 접지면 사이의 거리를 수 mm 이내로 유지하면 기생 인덕턴스를 2 nH 이하로 억제할 수 있었고, 그 결과 30 MHz 대역에서도 Y-Cap 본연의 바이패스 성능을 유지할 수 있었다.

    접지 배선 최적화 전후 CM 노이즈 레벨 비교
    그림 3: 접지 배선 최적화 전후의 주파수 대역별 CM 노이즈(QP) 측정 비교. 15 mm 장배선 대비 3 mm 단배선 적용 시 30~200 MHz 대역에서 뚜렷한 저감 효과를 보이며, 특히 100~200 MHz 대역에서 8 dB 이상 개선된다.

    그림 3에서 확인할 수 있듯이, 접지 배선을 3 mm 수준으로 단축한 후 100~200 MHz 대역에서 CM 노이즈가 8 dB 이상 저감되어 EMI 마진을 충분히 확보할 수 있었다. 결국 Y-Cap에서 중요한 것은 “몇 nF를 썼느냐”보다 “접지까지 몇 mm를 썼느냐”에 가깝다.


    Y-Cap을 타고 흐르는 가청 소음의 정체

    Y-Cap의 또 다른 숨은 문제는 가청 소음이다. SMPS의 스위칭 주파수 자체는 통상 65~130 kHz로 인간의 가청 범위를 벗어나지만, 경부하 시 버스트 모드나 스킵 사이클이 동작하면 스위칭 펄스 열의 반복 주파수가 수백 Hz에서 수 kHz 대역으로 낮아진다. 이 불연속적인 펄스 열은 주파수 스펙트럼 상에서 가청 대역에 강한 고조파 성분을 만들어내고, 이 성분이 Y-Cap을 통해 접지 라인으로 흐르면서 문제를 일으킨다.

    일반적인 Y-Cap에 사용되는 고유전율 세라믹(X7R, Y5V, Z5U 등)은 강유전체(Ferroelectric) 특성을 가지며, 인가 전압에 따라 유전체가 미세하게 변형되는 압전 효과(Piezoelectric Effect)를 나타낸다. 스위칭 노이즈 전압이 Y-Cap 양단에 인가될 때마다 유전체가 수축·팽창을 반복하고, 이것이 기판을 통해 공기 중으로 방사되어 가청음으로 변환되는 것이다. 현상 자체는 세라믹 커패시터의 마이크로포닉스와 동일한 메커니즘이지만, Y-Cap의 경우 안전 규격상 일정 두께 이상의 유전체를 사용해야 하므로 변형량이 더 크고 소음도 더 두드러진다.

    필자가 경험한 사례에서는 정격 15 W급 오픈 프레임 SMPS에서 경부하 동작 시 2~4 kHz 대역의 “찌르르” 하는 소음이 발생했다. 오실로스코프로 Y-Cap 양단을 측정해보니 버스트 모드의 펄스 버스트 반복 주파수가 정확히 가청음의 기본 주파수와 일치했고, Y-Cap을 제거하면 소음이 사라졌지만 CM 노이즈가 15 dB 이상 상승하여 EMI 규제를 통과할 수 없었다.


    저유전율 Y-Cap으로 소음을 잡다 — 트레이드오프의 실체

    이 소음 문제의 근본 원인은 유전체 재료의 압전 계수에 있다. 유전율이 높은 X7R 계열(BaTiO₃ 기반)은 유전율 \( \varepsilon_r \) 이 2,000~3,000에 달하지만, 결정 구조가 외부 전계에 민감하게 반응하여 압전 변형이 크다. 반면 온도 보상용 NP0/C0G 계열(CaZrO₃ 기반)은 유전율이 20~100 수준으로 낮은 대신, 상유전체(Paraelectric) 특성을 가져 압전 효과가 거의 없다.

    Y-Cap 유전체 재료 특성 비교: X7R vs NP0/C0G
    그림 4: Y-Cap 유전체 재료의 특성 비교 레이더 차트. X7R(BaTiO₃)은 고유전율로 소형화에 유리하지만 압전 소음과 DC 바이어스 특성이 취약하다. NP0/C0G(CaZrO₃)는 유전율이 낮아 소형화에 불리하지만 압전 소음 저감, 온도 안정성, DC 바이어스 내성 등 모든 정성적 지표에서 우수하다.

    여기서 실용적인 트레이드오프가 발생한다. 동일한 2.2 nF 용량을 구현하려면, X7R은 \( \varepsilon_r \approx 2500 \) 이므로 작은 디스크 직경으로 충분하지만, NP0/C0G는 \( \varepsilon_r \approx 50 \) 으로 유전율이 1/50 수준이므로 같은 용량을 얻기 위해 훨씬 큰 전극 면적, 즉 더 큰 디스크 직경이 필요하다.

    동일 2.2nF Y-Cap 디스크 직경 비교: X7R vs NP0
    그림 5: 동일 2.2 nF 용량에서 X7R과 NP0의 디스크 직경 비교. NP0는 X7R 대비 약 1.5배 큰 디스크 직경이 필요하지만, 압전 진동이 근본적으로 억제되어 가청 소음이 측정 한계 이하로 사라진다.

    실제로 필자가 적용한 NP0 2.2 nF Y-Cap은 X7R 동일 용량 대비 디스크 직경이 약 6.5 mm에서 10 mm로 1.5배 커졌다(그림 5). PCB 실장 면적은 늘어나지만, 압전 진동이 근본적으로 억제되므로 가청 소음은 측정 한계 이하로 사라졌고 CM 노이즈 억제 성능은 동일하게 유지되었다.

    특성X7R (BaTiO₃)NP0/C0G (CaZrO₃)
    비유전율 εr2,000 ~ 3,00020 ~ 100
    정전용량 온도 계수±15% (−55~+125°C)0 ±30 ppm/°C
    DC 바이어스 특성정격 전압에서 −50% 이상 저하거의 변화 없음
    압전 효과 (소음)강함 — 가청 소음의 주요 원인무시할 수준 — 상유전체
    2.2 nF 디스크 직경약 6.5 mm약 10 mm
    Y2 안전 규격 대응범용 라인업 풍부주문 대응 위주 (제한적)
    적용 추천소음 민감도 낮은 산업용가전, 의료기기, 오디오
    표 1: Y-Cap 유전체 재료 X7R과 NP0/C0G의 주요 특성 비교. 소음이 문제 되는 애플리케이션에서는 디스크 크기 증가를 감수하고 NP0로 전환하는 것이 효과적이다.

    이 선택에서 중요한 점은 Y-Cap의 안전 규격(Y1/Y2)을 만족하는 NP0 재료가 시장에 많지 않다는 현실이다. 대부분의 Y-Cap은 X7R이나 Y5V 기반으로 생산되므로, 저유전율 Y-Cap을 찾으려면 제조사에 직접 문의하거나 특수 라인업을 검토해야 한다. 국내 패시브 제조사 중에서는 Y2 등급의 NP0 디스크 커패시터를 주문 대응하는 곳이 있으며, 용량이 1~2.2 nF 정도라면 디스크 직경 7~10 mm 선에서 구현 가능하다. 용량이 더 필요한 경우에는 Y-Cap을 병렬로 분할하여 개별 소자의 전계 강도를 낮추는 방식도 고려할 수 있다.


    실전 Y-Cap 선정과 실장 가이드

    위의 두 경험을 종합하면, Y-Cap 설계의 핵심 원칙은 다음 세 가지로 요약된다. 첫째, 접지 배선 길이를 극단적으로 짧게 유지한다. Y-Cap 패드와 접지면 사이의 거리가 5 mm를 넘지 않도록 레이아웃하고, 써멀 릴리프 없이 직접 연결하여 기생 인덕턴스를 2 nH 이하로 억제한다. 둘째, 가청 소음이 문제가 되는 애플리케이션(거실용 가전, 의료기기, 오디오 기기 등)에서는 유전체 재료를 X7R에서 NP0/C0G로 전환하는 것을 적극 검토한다. 디스크 크기 증가로 인한 실장 면적 페널티는 1.5배 정도로 수용 가능한 수준이며, 소음 저감 효과는 극적이다. 셋째, 두 조건을 모두 만족시키지 못할 경우 Y-Cap 용량을 여러 개로 분할하여 각 소자의 전계 강도와 전류 밀도를 낮추되, 분할된 각 Y-Cap마다 짧은 접지 경로를 독립적으로 확보해야 한다. 공통 트레이스로 묶어서 접지면까지 길게 빼는 순간 분할의 의미가 사라진다.

    Y-Cap은 SMPS 설계자에게 작지만 결코 만만하지 않은 소자다. “데이터시트 보고 용량만 맞추면 된다”는 생각으로 접근하면 EMC 리테스트와 소음 컴플레인이라는 두 개의 부메랑이 되어 돌아온다. 반대로 배선 길이와 유전체 재료라는 두 변수를 의식적으로 통제하면, Y-Cap은 가장 적은 비용으로 가장 큰 EMC 마진을 벌어주는 고마운 부품이 된다.

  • Eco-mode의 경부하 리플, FCCM 컨버터로 LDO 없이 해결한 경험 — TPS54202 vs TPS54308

    Eco-mode의 경부하 리플, FCCM 컨버터로 LDO 없이 해결한 경험 — TPS54202 vs TPS54308

    전압 리플(voltage ripple)에 민감한 회로에서 강압 컨버터를 선택할 때, 단순히 정격 전류와 효율만 보고 고르면 낭패를 보기 쉽다. 특히 경부하 구간에서 Eco-mode나 pulse skipping이 동작하는 컨버터는 출력 리플이 수십 mV까지 치솟아 아날로그 센서, RF 프론트엔드, PLL/VCO 전원단의 성능을 크게 떨어뜨린다. Texas Instruments의 TPS54202와 TPS54308은 동일한 6핀 SOT-23 패키지에 핀 배열까지 같지만, 경부하 동작 모드에서 결정적인 차이가 있어 리플 민감 회로에서의 선택을 완전히 바꿔놓는다.


    리플 민감 회로에서 발생하는 문제

    24V 산업용 버스에서 5V나 3.3V 로컬 레일을 생성할 때, 가장 흔한 선택은 동기식 강압 컨버터다. 그런데 부하가 항상 일정하지 않은 시스템 — 예를 들어 센서 폴링 주기에 따라 소비 전류가 수 mA에서 수백 mA까지 변동하는 IoT 게이트웨이나, 대기 모드에서는 수 mA만 소비하다가 송신 시 1A 이상을 요구하는 무선 모듈 전원 — 에서는 경부하 구간의 출력 리플이 문제가 된다. 부하가 가벼워지면 컨버터가 펄스를 건너뛰는 모드로 진입하면서 스위칭 주파수가 불규칙해지고, 출력단 커패시터가 충·방전을 반복하며 리플 진폭이 크게 늘어난다.

    이 리플이 문제가 되는 이유는 단순히 전압 변동 때문만이 아니다. 리플의 주파수 성분이 ADC의 샘플링 대역과 겹치면 유효 분해능(ENOB)이 떨어지고, PLL의 위상 노이즈로 직결되며, 아날로그 신호 체인의 CMRR로도 제거되지 않는 시스템 노이즈로 남는다. LDO로 바꾸면 리플은 해결되지만, 24V→5V 변환에서 LDO의 효율은 고작 21%에 불과해 1A 부하 시 19W에 달하는 열이 발생한다. 방열판과 추가 실장 면적을 감수해야 하는 셈이다.

    TPS54202 vs TPS54308 부하별 출력 리플 비교
    그림 1: TPS54202(Eco-mode)와 TPS54308(FCCM)의 부하 전류별 출력 리플(mVpp) 비교 — 경부하에서 두 컨버터의 리플 차이가 극명하게 벌어진다.

    Eco-mode의 경부하 리플, 왜 커지는가

    TPS54202는 500kHz 고정 주파수 피크 전류 모드 제어에 Advanced Eco-mode™를 적용한 2A 컨버터다. Eco-mode는 경부하에서 하이사이드 FET의 최소 온타임(minimum on-time)이 유지할 수 있는 수준 이하로 부하가 떨어지면, 컨버터가 일부 스위칭 사이클을 건너뛰어(pulse skipping) 효율을 높이는 방식이다. 구체적으로는 출력 전압이 설정값 아래로 떨어질 때만 FET를 켜고, 일단 목표 전압에 도달하면 다시 대기 상태로 돌아간다. 45μA의 낮은 무부하 전류(Iq)는 이 Eco-mode의 직접적인 결과다.

    그러나 이 효율 최적화에는 대가가 따른다. 펄스 스키핑 구간에서는 스위칭 주파수가 수백 Hz까지 떨어질 수 있고, 한 번의 버스트로 전달되는 에너지가 출력 커패시터를 과충전한 뒤 부하가 이를 서서히 소모하는 패턴이 반복된다. 이로 인해 출력 리플 진폭이 중부하 시의 10~15mV 수준에서 경부하 시 40~80mV까지, 조건에 따라서는 100mV를 넘기도 한다. 리플 주파수도 불규칙해져서, 특정 주파수 대역의 노이즈를 필터로 제거하기도 어렵다.

    TPS54202 Eco-mode 경부하(100mA) 동작 시 출력 리플 오실로스코프 캡처 — 리플 진폭이 크고 불규칙한 펄스 스키핑 패턴
    그림 2: TPS54202 오실로스코프 측정 파형 — IOUT=100mA 경부하에서 VOUT 리플이 20mV/div 스케일로 크게 나타나며, 펄스 스키핑으로 인해 스위칭 노드(PH) 파형이 불규칙해진다. (출처: TI TPS54202 데이터시트 Figure 7-8)

    FCCM이 리플을 해결하는 방식

    TPS54308은 동일한 6핀 SOT-23 패키지에 핀 배열까지 TPS54202와 같지만, 결정적인 차이가 있다. 경부하에서도 스위칭을 멈추지 않는 FCCM(Forced Continuous Conduction Mode)으로 동작한다는 점이다. 부하 전류가 아무리 낮아져도 350kHz 스위칭 주파수는 변하지 않으며, 인덕터 전류가 음(-)의 방향으로 흘러서라도 연속 도통을 유지한다. 이는 경부하 효율을 다소 희생(Iq = 300μA로 TPS54202의 45μA보다 높음)하는 대신, 출력 리플을 전 부하 영역에서 예측 가능한 낮은 수준으로 유지하는 설계 철학이다.

    FCCM에서 출력 리플은 기본적으로 \( \Delta V_{OUT} \approx \Delta I_L \times ESR + \Delta I_L / (8 \times f_{SW} \times C_{OUT}) \) 로 결정되며, \( \Delta I_L \) 자체가 일정한 스위칭 주파수와 듀티 사이클에 의해 고정된다. 경부하라고 해서 리플이 커질 구조적 이유가 없다. 실제로 12V→5V, \( L = 10\mu H \), \( C_{OUT} = 2 \times 22\mu F \) MLCC 구성에서 TPS54202가 경부하(10mA)에서 60mVpp 이상의 리플을 보일 때, 동일 기판에 TPS54308을 실장하면 15~20mVpp 이내로 억제된다. 리플 주파수도 350kHz로 고정되어 있어, 이 대역만 노치 필터로 추가 감쇠시키는 것도 가능하다.

    TPS54308 FCCM 경부하(100mA) 동작 시 출력 리플 오실로스코프 캡처 — 350kHz 고정 주파수, 낮은 리플
    그림 3: TPS54308 오실로스코프 측정 파형 — 동일 경부하(IOUT=100mA)에서 FCCM 덕분에 VOUT 리플이 10mV/div 스케일로 억제되고, PH 파형이 350kHz로 일정하게 유지된다. (출처: TI TPS54308 데이터시트 Figure 8-8)

    LDO로 우회하지 않고 컨버터로 해결하는 이유

    리플 문제를 마주한 설계자가 가장 먼저 떠올리는 우회책은 LDO다. 출력 리플이 수 μV 수준으로 사실상 존재하지 않고, 외부 부품도 입출력 커패시터 두 개면 끝나기 때문이다. 그러나 이 선택은 특히 입출력 전압 차가 클 때 심각한 효율 손실을 초래한다. 예를 들어 24V 입력에서 5V/0.5A를 공급하는 LDO의 전력 손실은 \( (24V – 5V) \times 0.5A = 9.5W \)로, 부하에 전달되는 전력(2.5W)의 4배 가까운 열이 레귤레이터에서 발생한다. SOT-223 패키지로는 방열이 불가능한 수준이며, TO-220 + 방열판을 사용하더라도 주변 부품의 열화를 피할 수 없다.

    TPS54308 FCCM 컨버터는 동일 조건(24V→5V, 0.5A)에서 약 88~90%의 효율을 제공하므로, 컨버터 자체 손실은 약 0.28W에 불과하다. LDO 대비 97%의 손실 감소이며, 이는 곧 방열판 불필요, 작은 패키지(SOT-23 6핀), 그리고 좁은 기판에서의 설계 자유도로 직결된다. 게다가 FCCM 덕분에 리플마저 LDO 수준은 아니지만 충분히 낮은 15~20mVpp로 유지되므로, 추가 LC 필터 한 단만으로도 5mVpp 이하의 초저리플 레일을 만들 수 있다.

    방식출력 리플효율 (24V→5V, 0.5A)손실방열판
    LDO (예: LM7805)수 μVpp21%9.5W필수 (TO-220 + 방열판)
    TPS54202 (Eco-mode)60~80mVpp (경부하)~90%0.28W불필요
    TPS54308 (FCCM)15~20mVpp~89%0.31W불필요
    표 1: LDO, Eco-mode 컨버터, FCCM 컨버터의 리플-효율 트레이드오프

    실제 교체 경험: TPS54202 → TPS54308

    24V 입력, 5V 출력, 10mA~500mA 가변 부하의 센서 인터페이스 보드에서 TPS54202를 사용한 초기 설계는 중부하(200mA 이상)에서는 양호했지만, 센서 폴링 주기 사이의 대기 구간(약 10~15mA)에서 출력 리플이 70mVpp까지 치솟았다. 이 리플이 16비트 ADC의 LSB를 4~5비트 흔들어 유효 분해능이 11비트 수준으로 떨어졌고, 소프트웨어 평균화로도 완전히 제거되지 않았다.

    TPS54308로 교체한 후 동일한 기판, 동일한 \( L = 10\mu H \), \( C_{OUT} = 2 \times 22\mu F \) 구성에서 경부하 리플은 18mVpp로 74% 감소했고, 350kHz 고정 주파수 덕분에 리플의 FFT 스펙트럼도 단일 피크로 집중되었다. ADC 유효 분해능은 14.2비트로 회복되었고, 소프트웨어 오버샘플링과 결합해 15비트 이상도 확보할 수 있었다. 전력 손실은 TPS54202 대비 약 30mW 증가(Iq 45→300μA 차이)했지만, 전체 효율은 89%로 여전히 우수하며 발열 문제는 전혀 없었다.

    주목할 점은 TPS54202와 TPS54308이 핀 배열이 완전히 동일(1:GND, 2:SW, 3:VIN, 4:FB, 5:EN, 6:BOOT)하다는 사실이다. 기존 PCB를 전혀 수정하지 않고 TPS54202를 들어내고 TPS54308을 그대로 납땜하는 것만으로 이 모든 개선을 얻을 수 있었다. 단, TPS54308의 스위칭 주파수가 350kHz로 TPS54202의 500kHz보다 낮으므로, 동일 리플 목표치에 맞추려면 인덕터 값을 조정하면 더욱 최적화할 수 있다.

    TPS54202에서 TPS54308로 교체 후 리플 변화
    그림 4: 동일 기판에서 TPS54202를 TPS54308로 교체한 전후 출력 리플 비교 — 70mVpp에서 18mVpp로 74% 감소하였으며, ADC 유효 분해능이 11비트에서 14.2비트로 회복되었다.

    사양 비교 및 선택 기준

    항목TPS54202TPS54308
    입력 전압4.5~28V4.5~28V
    출력 전류2A3A
    내장 FET (HS+LS)148 + 78mΩ85 + 40mΩ
    스위칭 주파수500kHz (spread spectrum)350kHz (고정)
    경부하 모드Advanced Eco-mode™ (pulse skip)FCCM (강제 연속 도통)
    무부하 전류 (Iq)45μA300μA
    소프트 스타트5ms (내장)5ms (내장)
    보호 기능OCP, OVP, TSDOCP, OVP, TSD
    패키지SOT-23 (6)SOT-23 (6)
    핀 배열GND-SW-VIN-FB-EN-BOOTGND-SW-VIN-FB-EN-BOOT (동일!)
    표 2: TPS54202 vs TPS54308 사양 비교

    리플에 민감한 아날로그 회로나 정밀 센서 전원, RF 블록의 로컬 레일이라면 TPS54308의 FCCM이 제공하는 예측 가능한 저리플이 Eco-mode의 경부하 효율보다 훨씬 큰 가치를 지닌다. 반대로 배터리 구동 기기처럼 경부하 효율이 배터리 수명을 좌우하는 애플리케이션이고 리플에 상대적으로 둔감한 디지털 회로가 부하라면, TPS54202의 45μA Iq와 Eco-mode가 더 적합한 선택이다. 두 소자는 핀 배열까지 동일하므로, 프로토타입 단계에서 양쪽 모두 테스트해 보고 리플과 효율을 실측하여 최종 결정하는 접근이 가장 실용적이다.

  • DRV8848 듀얼 H-브릿지로 모터 구동 발열과 전류 제어를 단순화하는 방법

    DRV8848 듀얼 H-브릿지로 모터 구동 발열과 전류 제어를 단순화하는 방법

    소형 DC 모터나 스테퍼 모터를 구동할 때, MOSFET 4개로 H-브릿지를 디스크리트 구성하는 것은 겉보기보다 훨씬 번거롭다. 게이트 드라이브 회로가 복잡해지고, 전류 제한이 필요하면 별도의 션트 앰프와 비교기를 추가해야 하며, 과전류·과열 보호까지 직접 구현하려면 설계 기간이 크게 늘어난다. Texas Instruments의 DRV8848은 이런 부담을 하나의 16핀 HTSSOP 패키지로 해소하는 듀얼 H-브릿지 모터 드라이버다.

    DRV8848 datasheet page 1: features and description
    그림 1: DRV8848 간략화된 회로도
    항목사양비고
    구동 전압 (VM)4~18V12V 시스템 최적
    출력 전류 (채널당)최대 2A병렬 모드 시 4A
    RDS(on) (HS+LS)900mΩ (typ)25ºC 기준
    입력 로직A: Tri-level / B: CMOSA채널 Hi-Z 감지
    초퍼 오프타임20μs (fixed)ICHOP = VREF/(5×RSENSE)
    슬립 전류3μA (typ)nSLEEP = LOW
    보호 기능OCP, TSD, UVLOnFAULT 핀으로 진단
    패키지16-HTSSOP (PowerPAD)5.0×4.4mm
    표 1: DRV8848 주요 사양 요약

    발열과 부품 수를 줄이는 내부 구조

    DRV8848의 가장 실용적인 장점은 낮은 \( R_{DS(on)} \)에 있다. HS+LS 합성 저항이 25°C 기준 900mΩ(typ)에 불과해, 1A 구동 시 H-브릿지 전체 전압 강하가 0.9V에 그친다. 이는 BJT 기반의 구형 드라이버(예: L293D의 \( V_{CE(sat)} pprox 1.8V \) 이상)와 비교하면 채널당 손실이 절반 이하다. 12V, 1A로 DC 모터 2개를 동시 구동해도 총 손실이 1.8W 수준으로, HTSSOP 패키지의 PowerPAD만 적절히 납땜하면 방열판 없이도 운용 가능하다.

    DRV8848 datasheet page 9: functional block diagram
    그림 2: DRV8848 Functional Block Diagram — 내부 차지 펌프, 게이트 드라이브, 전류 레귤레이션, 보호 회로 포함

    내부 차지 펌프가 하이사이드 N-MOS를 직접 구동하므로, 디스크리트 설계에서 필수였던 부트스트랩 회로가 필요 없다. 채널당 최대 2A, 병렬 모드(OUT1끼리, OUT2끼리 결선)로는 최대 4A까지 구동할 수 있어 하나의 소자로 상당히 넓은 출력 범위를 커버한다. 슬립 모드에서는 소비 전류가 3μA까지 떨어지므로, 배터리 구동 애플리케이션의 대기 전력도 문제가 되지 않는다.


    션트 저항 하나로 완성되는 전류 레귤레이션

    스테퍼 모터의 마이크로스테핑이나 DC 모터의 토크 제어를 구현하려면 권선 전류를 정밀하게 제한해야 한다. 디스크리트로 구성할 경우 션트 저항 → 차동 증폭기 → 비교기 → 히스테리시스 로직으로 이어지는 피드백 루프 전체를 설계해야 하지만, DRV8848은 이 모든 기능을 내장하고 있다. xISEN 핀에 션트 저항 하나만 연결하면 20μs 고정 오프타임(fixed off-time) 방식의 초퍼 레귤레이션이 즉시 동작한다.

    초핑 전류 임계값은 VREF 핀 전압 하나로 설정된다. \( I_{CHOP} = V_{REF} / (5 imes R_{SENSE}) \) 관계를 가지므로, \( V_{REF} = 1.65V \), \( R_{SENSE} = 0.33\Omega \)일 때 \( I_{CHOP} pprox 1.0A \)로 설정된다. VREF는 외부 DAC나 단순 저항 분압으로 공급할 수 있어, MCU에서 실시간 전류 프로파일을 가변하는 것도 간단하다. 20μs의 짧은 오프타임 덕분에 초핑 주파수가 가청 대역을 벗어나 모터 소음도 자연스럽게 억제된다. 전류 레귤레이션이 필요 없는 단순 ON/OFF 구동이라면 xISEN을 GND에 직결하여 이 기능을 비활성화할 수도 있다.


    보호 기능과 진단 핸들링

    DRV8848은 과전류 보호(OCP), 열 셧다운(TSD), 저전압 차단(UVLO)의 3중 보호 체계를 갖추고 있으며, 이 중 하나라도 트리거되면 nFAULT 핀이 로우로 내려간다. MCU에서 nFAULT를 GPIO 인터럽트 입력으로 받아 폴트 발생 시 모터를 정지시키고 일정 시간 후 재시도하는 복구 시퀀스를 구현할 수 있다. TSD는 접합 온도 약 150°C에서 작동하며 온도가 내려가면 자동 복구되므로, 과도한 부하로 인한 일시적 셧다운은 시스템 레벨에서 자연스럽게 핸들링된다. UVLO는 VM이 약 4V 이하로 떨어질 때 출력을 차단해 로직 오동작을 방지하며, 전원 투입 시에도 VM이 안정화될 때까지 출력을 억제하는 파워온 리셋 역할을 겸한다.

    A채널 입력(AIN1, AIN2)은 Tri-level 입력으로 설계되어 있어, HIGH·LOW 외에 Hi-Z 상태도 감지한다. 이를 통해 정방향·역방향 구동 외에 감속(coast) 모드를 구현할 수 있으며, MCU GPIO를 입력 모드(Hi-Z)로 전환하는 것만으로 모터를 관성 회전시킬 수 있다. B채널(BIN1, BIN2)은 일반 로직 입력에 내부 풀다운이 있어 플로팅 시 자동으로 LOW로 인식되므로, 미사용 채널은 단순히 개방해 두면 된다.

    DRV8848 datasheet page 3: pin configuration and functions
    그림 3: DRV8848 핀 구성 (16-Pin HTSSOP)

    설계 시 주의사항

    VM 핀의 디커플링은 특히 중요하다. 모터 구동 중 발생하는 전류 스파이크가 전원 레일을 흔들면 UVLO가 오작동할 수 있으므로, 100μF 전해 커패시터와 0.1μF MLCC를 VM 핀에 최대한 가까이 병렬 배치해야 한다. VINT 핀은 내부 3.3V 레귤레이터의 출력으로, 0.47μF 이상의 세라믹 커패시터로 바이패스하지 않으면 레귤레이터가 발진할 가능성이 있다.

    방열은 HTSSOP 패키지 하단의 PowerPAD에 달려 있다. PowerPAD는 반드시 GND 플레인에 납땜하고, 최소 9개 이상의 비아로 내층 GND와 열적 경로를 확보해야 한다. 2A 연속 구동 시 접합 온도 상승을 40°C 이내로 억제하려면 4-layer 기판의 내층 GND를 히트 스프레더로 활용하는 것이 사실상 필수다. nSLEEP 핀은 내부 풀다운이 있어 플로팅 시 자동으로 슬립 모드에 진입하므로, MCU가 초기화되기 전까지 모터가 구동되지 않도록 보장하는 안전 인터록으로 활용할 수 있다.


    DRV8848 vs L293D power dissipation
    그림 4: 채널당 전력 손실 비교 — DRV8848(청색, I²×0.9Ω), L293D(적색, I×1.8V), DRV8833(녹색 점선, I²×0.6Ω). 1A 구동 시 DRV8848은 L293D 대비 손실이 50% 감소

    경쟁 소자와의 비교

    같은 소형 모터 드라이버 계열에서 DRV8833과 L293D가 자주 비교된다. DRV8833은 2.7V~10.8V 전압 범위와 600mΩ의 더 낮은 \( R_{DS(on)} \)을 제공하지만, 최대 전압이 10.8V로 제한되어 12V 시스템에서는 사용할 수 없다. L293D는 36V까지 대응 가능하지만 BJT Darlington 출력단의 \( V_{CE(sat)} \)이 1.8V 이상으로, 1A만 구동해도 채널당 1.8W의 손실이 발생해 사실상 소전류 구동에만 적합하다. DRV8848은 4V~18V 범위와 900mΩ \( R_{DS(on)} \)으로 12V 시스템에서 최적의 밸런스를 제공하며, 여기에 내장 초퍼 레귤레이션과 nFAULT 진단 기능을 갖추고 있어 산업용 및 가전 제품의 신뢰성 요구사항을 단일 칩으로 충족시킨다. nSLEEP 핀의 3μA 슬립 전류와 자동 복구되는 보호 기능은 단순한 모터 드라이버를 넘어 시스템 수준의 견고성을 제공하는 핵심 차별점이다.

  • ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    ULN2003 vs TPL7407L — DARLINGTON ARRAY와 NMOS ARRAY의 차이점

    여러 채널의 부하를 하나의 IC로 구동해야 할 때, 대표적으로 사용되는 소자가 ULN2003과 같은 달링턴 어레이(Darlington Array)와 TPL7407L과 같은 NMOS 어레이다. 두 소자 모두 릴레이, 모터, LED, 솔레노이드와 같은 유도성 부하를 저전압 로직 신호로 구동할 수 있지만, 내부 구조가 BJT 기반인지 MOSFET 기반인지에 따라 전기적 특성과 손실이 크게 달라진다. 특히 전원 회로의 보조 구동단이나 시퀀스 제어에서는 이러한 어레이 소자의 선택이 신뢰성과 효율에 직접적인 영향을 준다.


    달링턴 어레이의 구조와 동작 — ULN2003을 중심으로

    ULN2003은 7채널의 NPN 달링턴 페어를 하나의 패키지에 집적한 소자로, 각 채널은 2개의 NPN 트랜지스터와 입력 저항 \( R_{B} \) , 베이스-이미터 저항 \( R_{BE} \) , 그리고 출력단의 플라이백 다이오드(flyback diode)로 구성된다. 입력 신호가 2.4V 이상 인가되면 달링턴 페어가 도통하여 출력이 GND 방향으로 전류를 싱크(sink)하는 오픈컬렉터 구조다.

    ULN2003A datasheet page 1 - internal schematic at top-right
    그림 1: ULN2003 단일 채널 내부 구조 — 2개의 NPN 트랜지스터로 구성된 달링턴 페어, 입력 저항 Rb(2.7kΩ), 베이스-이미터 저항 Rbe(7.2kΩ), 플라이백 다이오드 D1 포함

    달링턴 구성의 특성상 입력단 \( Q_{1} \) 과 출력단 \( Q_{2} \) 의 베이스-이미터 전압이 직렬로 연결되므로, 출력 포화 전압 \( V_{CE(sat)} \) 은 약 0.9V~1.1V로 비교적 높다. 예를 들어 \( I_{C} = 350mA \) 로 구동할 때, ULN2003의 \( V_{CE(sat)} \) 은 약 1.1V로 채널당 약 0.39W의 손실이 발생한다. 전체 7채널을 동시 구동하면 2.7W 이상의 열이 발생하므로 방열 설계가 필수적이다.

    ULN2003은 제조사에 따라 ULN2003A(LV), ULQ2003 등 다양한 변형이 있지만, 모든 채널이 동시에 최대 정격으로 동작하는 것은 보장되지 않는다. 데이터시트에는 채널당 최대 500mA의 싱크 전류를 표시하고 있으나, 이는 1채널만 구동할 때의 값이며 7채널 동시 구동 시에는 발열 제한으로 인해 채널당 100~150mA로 디레이팅해야 한다. 또 입력 전압이 TTL 레벨(5V)을 기준으로 설계되어 있어, 3.3V 마이크로컨트롤러로 직접 구동할 때는 \( V_{BE} \) 마진 부족으로 동작이 불안정해질 수 있다.

    그럼에도 ULN2003은 수십 년간 검증된 신뢰성과 광범위한 호환성을 가진다. 내장된 플라이백 다이오드 덕분에 릴레이나 솔레노이드 같은 유도성 부하를 외부 다이오드 없이 바로 구동할 수 있으며, 단가가 낮고 입수가 쉬워 산업용 제어 회로에서 여전히 널리 사용된다.


    NMOS 어레이의 구조와 동작 — TPL7407L을 중심으로

    TPL7407L은 7채널의 N채널 MOSFET을 하나의 패키지에 집적한 소자로, TI에서 ULN2003의 대체품으로 출시하였다. 각 채널은 N-MOSFET, 게이트 구동 회로, 풀다운 저항으로 구성되며, ULN2003과 마찬가지로 오픈드레인(open-drain) 싱크 구조를 가진다.

    TPL7407L datasheet page 7 - Functional Block Diagram
    그림 2: TPL7407L 단일 채널 내부 구조 — N-MOSFET(M1), 게이트 드라이버, 풀다운 저항 Rpd(200kΩ)로 구성된 오픈드레인 구조. 유도성 부하에는 외부 플라이백 다이오드(D_ext)가 필요함

    출력단에는 플라이백 다이오드가 내장되어 있지 않으므로, 유도성 부하 구동 시에는 외부에 다이오드를 추가하거나 공통 핀(COM)을 부하 전원에 연결해야 한다.

    MOSFET 기반이므로 BJT의 \( V_{CE(sat)} \) 와 달리, 도통 시 저항 \( R_{DS(on)} \) 으로 손실을 모델링한다. \( I_{D} \) 의 전류가 흐를 때의 전압 강하는 \( V_{DS} = I_{D} \times R_{DS(on)} \) 이며, TPL7407L은 \( V_{GS} = 3.3V \) , \( I_{D} = 350mA \) 에서 \( R_{DS(on)} \) 이 약 1.2Ω 이하이므로 \( V_{DS} \approx 0.42V \) , 손실은 약 0.15W에 불과하다. 동일 조건의 ULN2003(약 0.39W) 대비 손실이 60% 이상 적다.

    입력 전압 특성도 가장 큰 차별점이다. TPL7407L은 \( V_{IH(min)} = 1.5V \) 로, 1.8V나 3.3V 로직에서도 충분한 게이트 구동 전압을 확보할 수 있다. 따라서 레벨 시프터 없이 저전압 마이크로컨트롤러로 직접 구동할 수 있어, 최신 MCU 기반 설계에서 부품 수를 줄일 수 있다. 또 입력 임피던스가 높아 마이크로컨트롤러 GPIO의 구동 전류 부담이 거의 없다.

    스위칭 속도 면에서도 MOSFET은 소수 캐리어 축적 효과가 없기 때문에, TPL7407L의 턴-온/턴-오프 시간은 수십 ns 수준으로 kHz 이상의 PWM 구동에도 적합하다. 반면 ULN2003은 \( t_{off} \) 가 수 μs 이상으로, 고속 스위칭 시 손실이 급격히 증가한다.

    단점으로는 플라이백 다이오드가 내장되지 않아 유도성 부하에 대해 추가 부품이 필요하고, 정전기(ESD)에 민감한 MOSFET 특성상 취급 및 보호 회로 설계에 더 많은 주의가 필요하다. 또한 ULN2003에 비해 단가가 약간 높고, 핀 배열이 완전히 동일하지 않아 기존 ULN2003 설계에 드롭인(drop-in) 대체가 되지 않는 경우가 많다.


    주요 특성 비교: ULN2003 vs TPL7407L

    두 소자의 주요 전기적 특성을 정리하면 다음과 같다. 가장 큰 차이는 출력단 소자의 종류에서 비롯된 전압 강하와 입력 임계값에 있다.

    특성 ULN2003 (달링턴 어레이) TPL7407L (NMOS 어레이)
    출력 소자 NPN Darlingtion (BJT) N-Channel MOSFET
    채널 수 7 7
    입력 임계값 \( V_{IH(min)} \) 2.4V (TTL) 1.5V (CMOS)
    출력 전압 강하 \( @350mA \) \( V_{CE(sat)} = 0.9V \sim 1.1V \) \( V_{DS} = I_{D} \times R_{DS(on)} \approx 0.42V \)
    채널당 손실 \( @350mA \) \( P_{D} \approx 0.39W \) \( P_{D} \approx 0.15W \)
    7채널 동시 구동 손실 \( P_{D(total)} > 2.7W \) \( P_{D(total)} \approx 1.0W \)
    턴-오프 시간 수 μs (느림) 수십 ns (빠름)
    내장 플라이백 다이오드 있음 (COM-SUPPLY) 없음 (외부 추가 필요)
    입력 임피던스 중간 (BJT 입력) 높음 (MOSFET 입력)
    최소 입력 전압 약 2.0V 이상 필요 1.5V 이상
    PWM 호환성 저속 (1kHz 이하 권장) 고속 (수십 kHz 가능)
    단가 낮음 중간
    ESD 내성 높음 중간 (보호 회로 필요)
    ULN2003 vs TPL7407L 전력 손실 비교 그래프
    그림 3: 채널당 전력 손실 비교 — ULN2003(적색)은 전류에 선형 비례, TPL7407L(녹색 점선)은 I²에 비례하는 2차 곡선. 동일 전류에서 TPL7407L의 손실이 현저히 낮음

    표에서 보듯이, 두 소자의 본질적인 차이는 출력 전압 강하에서 비롯되는 전력 손실이다. ULN2003은 \( V_{CE(sat)} \) 이 전류에 따라 크게 변하지 않는 반면, TPL7407L은 \( R_{DS(on)} \) 이 부성 온도 계수를 가지므로 온도 상승 시 저항이 증가하여 손실이 다소 늘어날 수 있다. 그러나 실사용 영역에서는 TPL7407L의 손실이 ULN2003보다 항상 작다. 또 입력 특성에서 CMOS 레벨(1.8V)과 TTL 레벨(5V)의 차이가 현저하여, 저전압 시스템 설계에서는 TPL7407L이 사실상 유일한 선택지가 된다.


    설계 시 선택 기준

    실제 설계에서는 다음과 같은 조건에 따라 소자를 선택한다.

    구동 전류가 작고 채널 수가 적은 경우에는 단가가 낮고 검증된 ULN2003이 충분히 적합하다. 릴레이 2~3개를 구동하는 단순한 시퀀스 제어 회로에서는 \( V_{CE(sat)} \) 에 의한 손실이 문제 되지 않으며, 내장 플라이백 다이오드로 부품 수를 줄일 수 있어 ULN2003이 유리하다.

    저전압 마이크로컨트롤러(1.8V/3.3V)로 직접 구동해야 하는 경우에는 TPL7407L을 선택한다. ULN2003은 3.3V 로직에서 \( V_{BE} pprox 1.3V \) 를 빼면 베이스 전류 마진이 부족하여 온도 변화나 소자 편차에 따라 동작이 불안정해질 수 있다. 레벨 시프터를 추가할 수 있지만, 부품 수와 기판 면적이 증가하므로 TPL7407L 한 개로 해결하는 것이 효율적이다.

    다채널 동시 구동이 많거나 전력 효율이 중요한 경우에도 TPL7407L이 적합하다. 예를 들어 SMPS의 보조 전원 시퀀서에서 4채널 이상의 릴레이를 동시에 구동한다면, ULN2003의 발열이 문제가 될 수 있다. TPL7407L은 동일 조건에서 열 손실이 절반 이하이므로 방열판을 생략하거나 기판 사이즈를 줄일 수 있다.

    PWM 구동으로 전류 제어가 필요한 경우에는 스위칭 속도가 빠른 TPL7407L을 사용한다. ULN2003은 수백 Hz~1kHz 정도의 저속 PWM만 가능하지만, TPL7407L은 수십 kHz의 PWM 구동이 가능하여 LED 디밍이나 DC 모터 속도 제어에 적합하다.

    고전압/고전류 유도성 부하 구동 시에는 플라이백 다이오드가 내장된 ULN2003이 편리하다. TPL7407L은 외부에 쇼트키 다이오드를 추가해야 하므로 부품 수가 늘어나지만, 외부 쇼트키 다이오드의 \( V_{F} \) 가 ULN2003 내장 다이오드의 \( V_{F} \) 보다 낮아 역기전력 억제 성능이 더 우수할 수도 있다.


    실장 호환성과 대체 시 주의사항

    ULN2003과 TPL7407L은 모두 16핀 SOIC/DIP 패키지로 제공되며, 핀 배열도 유사하게 설계되어 있으나 완전히 동일하지는 않다. ULN2003의 9번 핀은 플라이백 다이오드의 캐소드 공통 단자(COM)이나, TPL7407L의 9번 핀은 부하 전원에 직접 연결해야 하는 전원 핀으로 기능이 다르다. 따라서 기존 ULN2003 설계를 TPL7407L로 단순 교체할 수 없으며, 회로 수정이 필요하다.

    반대로 TPL7407L을 사용 중인 설계에서 ULN2003으로 대체할 경우, 입력 신호 레벨이 3.3V 이하라면 충분한 베이스 전류를 확보할 수 없어 동작하지 않을 수 있으므로 반드시 확인해야 한다.

    핀 배열 비교 (16-SOIC/DIP)

    핀 번호ULN2003TPL7407L차이점
    11B (입력 1)1B (입력 1)동일
    22B (입력 2)2B (입력 2)동일
    33B (입력 3)3B (입력 3)동일
    44B (입력 4)4B (입력 4)동일
    55B (입력 5)5B (입력 5)동일
    66B (입력 6)6B (입력 6)동일
    77B (입력 7)7B (입력 7)동일
    8GNDGND동일
    9COM (플라이백 다이오드 공통)VDD (부하 전원)⚠️ 기능 다름
    107C (출력 7)7C (출력 7)동일
    116C (출력 6)6C (출력 6)동일
    125C (출력 5)5C (출력 5)동일
    134C (출력 4)4C (출력 4)동일
    143C (출력 3)3C (출력 3)동일
    152C (출력 2)2C (출력 2)동일
    161C (출력 1)1C (출력 1)동일
    표 2: ULN2003 vs TPL7407L 핀 배열 비교 — 9번 핀의 기능이 가장 큰 차이점

    핵심 차이는 9번 핀에 있다. ULN2003의 9번 핀(COM)은 내장 플라이백 다이오드의 공통 캐소드 단자로, 유도성 부하의 역기전력을 전원으로 클램핑하는 역할을 한다. 반면 TPL7407L의 9번 핀은 부하 전원(VDD) 입력 핀이므로, 유도성 부하 구동 시 반드시 외부에 쇼트키 다이오드를 추가해야 한다. 이 차이로 인해 두 소자는 단순 핀-투-핀 대체(drop-in replacement)가 불가능하다.

    최근에는 ULN2003의 단점을 보완하면서도 유사한 핀 배열과 내장 다이오드를 갖춘 소자들이 등장하고 있으며, TI의 TPL7407L뿐 아니라 Toshiba의 TBD62083A(DMOS), Infineon의 ISO1H811G(절연형) 등 다양한 대체 소자가 있으므로 설계 요구사항에 맞추어 최신 소자를 검토하는 것이 바람직하다.

  • 달링턴 페어와 지클라이 페어의 차이점

    달링턴 페어와 지클라이 페어의 차이점

    두 개의 트랜지스터를 조합하여 높은 전류 이득을 얻는 복합 트랜지스터(Compound Transistor) 구성에는 달링턴 페어(Darlington Pair)와 지클라이 페어(Sziklai Pair)가 있다. 두 방식 모두 개별 트랜지스터의 전류 이득 \( \beta \)의 곱에 해당하는 높은 이득을 얻을 수 있지만, 구조와 전기적 특성에 뚜렷한 차이가 있어 설계 목적에 따라 적절한 구성을 선택해야 한다.


    달링턴 페어 (Darlington Pair)의 구조와 특성

    달링턴 페어는 1953년 Sidney Darlington이 제안한 구성으로, 동일 극성의 트랜지스터 2개를 직렬로 연결하여 하나의 고이득 트랜지스터처럼 동작시킨다. NPN+NPN 또는 PNP+PNP의 조합으로 구성하며, 첫 번째 트랜지스터 \( Q_{1} \)의 이미터 전류가 두 번째 트랜지스터 \( Q_{2} \)의 베이스 전류로 직접 공급된다. 이때 총 전류 이득은 각 트랜지스터의 \( \beta \)의 곱으로 \( \beta_{total} = \beta_{1} \times \beta_{2} \) 가 되어, \( \beta = 100 \) 인 트랜지스터 2개를 사용하면 약 10,000의 이득을 얻을 수 있다.

    달링턴 페어 회로도
    그림 1: 달링턴 페어 (NPN-NPN) 회로도 — Q₁의 이미터가 Q₂의 베이스를 직접 구동하며, 두 컬렉터는 공통으로 Vcc에 연결된다.

    이러한 높은 이득은 입력 임피던스를 매우 크게 만드는 장점이 있지만, 몇 가지 단점도 존재한다. 베이스-이미터 전압 \( V_{BE} \) 는 2개의 \( V_{BE} \) 가 직렬로 연결되므로 약 1.2V~1.4V로, 단일 트랜지스터의 약 2배가 된다. 또한 포화 전압 \( V_{CE(sat)} \) 은 \( Q_{2} \)의 \( V_{CE(sat)} \) 에 \( Q_{1} \)의 \( V_{BE} \) 가 더해져 약 0.9V~1.0V로 높다. 이로 인해 저전압 회로에서는 전압 마진이 부족해지고, 전력 손실도 증가한다.

    스위칭 특성에서도 달링턴 페어는 턴-오프(turn-off) 시간이 느리다는 문제가 있다. \( Q_{1} \) 과 \( Q_{2} \) 를 동시에 차단해야 하므로 축적된 전하를 제거하는 데 시간이 더 소요된다. 또한 \( Q_{1} \)의 누설 전류가 \( Q_{2} \)에 의해 다시 증폭되기 때문에 온도 상승 시 열 폭주(thermal runaway)의 위험이 있어 방열 설계에 주의해야 한다.

    그럼에도 불구하고 달링턴 페어는 구성이 매우 단순하고, TIP120, TIP122, BC517 등 하나의 패키지로 제공되는 소자가 많아 범용성이 높다. 높은 입력 임피던스와 큰 전류 이득이 필요한 릴레이/솔레노이드 드라이버나 모터 구동 회로에 널리 사용된다.


    지클라이 페어 (Sziklai Pair)의 구조와 특성

    지클라이 페어는 George Clifford Sziklai가 1953년 제안한 구성으로, 서로 다른 극성(NPN+PNP 또는 PNP+NPN)의 트랜지스터 2개를 결합한 구조다. 컴플리멘터리 달링턴(Complementary Darlington)이라고도 불리며, \( Q_{1} \)의 컬렉터 전류가 \( Q_{2} \)의 베이스로 피드백되는 네거티브 피드백 루프를 형성하여 안정적인 동작을 구현한다. 총 전류 이득은 달링턴과 유사하게 \( \beta_{total} \simeq \beta_{1} \times \beta_{2} \) 이다.

    지클라이 페어 회로도
    그림 2: 지클라이 페어 (NPN-PNP) 회로도 — Q₁(NPN)의 컬렉터가 Q₂(PNP)의 베이스로 피드백되어 네거티브 피드백 루프를 형성한다.

    지클라이 페어의 가장 큰 장점은 \( V_{BE} \) 가 약 0.6V~0.7V로 단일 트랜지스터와 동일한 수준이라는 점이다. 이는 \( Q_{1} \)의 \( V_{BE} \) 하나만 입력에 걸리기 때문으로, 3.3V 이하의 저전압 회로에서도 충분한 바이어스 마진을 확보할 수 있다. 또한 포화 전압 \( V_{CE(sat)} \) 도 약 0.2V~0.3V로 매우 낮아 전력 손실이 작다. 예를 들어 출력 전류 \( I_{O} = 1A \) 일 때, 달링턴의 포화 손실이 약 0.9W인 반면 지클라이는 약 0.25W에 불과하여 전력 효율에서 큰 차이를 보인다.

    스위칭 속도 면에서도 지클라이 페어는 \( Q_{1} \) 과 \( Q_{2} \) 가 상보적으로 동작하기 때문에 턴-오프 시간이 달링턴보다 빠르다. 또한 네거티브 피드백이 내장되어 있어 온도 변화에 따른 바이어스 변동이 작고, 열 안정성이 우수하다.

    단점으로는 입력 임피던스가 달링턴보다 낮고, 피드백 루프에 의해 고주파 발진이 발생할 가능성이 있다는 점을 들 수 있다. 특히 과도 응답 시 오버슈트나 링잉(ringing)이 나타날 수 있어 안정적인 위상 보상이 필요하다. 또한 달링턴처럼 하나의 패키지로 시판되는 소자가 적어, 대부분 개별 트랜지스터로 구성해야 한다.

    지클라이 페어는 저전압 배터리 구동 기기, Class AB 오디오 앰프의 출력단, 고속 스위칭 전원 등 낮은 포화 전압과 높은 효율이 중요한 회로에 적합하다. 특히 SMPS의 보조 전원단이나 LDO 레귤레이터의 출력단에서는 낮은 드롭아웃 전압을 활용할 수 있다.


    달링턴 페어와 지클라이 페어의 비교

    두 구성의 주요 전기적 특성을 정리하면 다음과 같다. \( V_{BE} \) 와 \( V_{CE(sat)} \) 의 차이가 가장 크게 나타나며, 이것이 저전압/고효율 설계에서의 선택을 결정짓는 핵심 요소다.

    특성달링턴 페어지클라이 페어
    트랜지스터 극성동일 극성 (NPN+NPN)반대 극성 (NPN+PNP)
    전류 이득\( \beta_{1} \times \beta_{2} \)\( \beta_{1} \times \beta_{2} \)
    베이스-이미터 전압 \( V_{BE} \)1.2V ~ 1.4V0.6V ~ 0.7V
    포화 전압 \( V_{CE(sat)} \)0.9V ~ 1.0V0.2V ~ 0.3V
    입력 임피던스매우 높음중간
    턴-오프 속도느림빠름
    열 안정성낮음 (누설 전류 증폭)높음 (네거티브 피드백)
    고주파 발진 가능성낮음있음
    시판 단일 패키지 소자다수 (TIP120, BC517 등)소수
    Vce(sat) 비교 그래프
    그림 3: 부하 전류에 따른 Vce(sat) 및 전력 손실 비교 — 지클라이 페어가 포화 전압과 전력 손실 모두에서 현저히 우수하다.

    두 구성 모두 \( \beta_{1} \times \beta_{2} \) 의 높은 전류 이득을 제공하지만, 실질적인 차이는 \( V_{BE} \) 와 \( V_{CE(sat)} \) 에서 발생한다. 달링턴은 입력단이 간단하고 패키지 소자를 쉽게 구할 수 있어 범용성이 높지만, 높은 \( V_{BE} \) 와 \( V_{CE(sat)} \) 로 인해 전력 손실이 크다. 반면 지클라이는 \( V_{BE} \) 와 \( V_{CE(sat)} \) 가 낮아 전력 효율이 뛰어나지만, 발진 방지를 위한 주의가 필요하다.


    설계 시 선택 기준

    실제 회로 설계에서는 다음과 같은 조건에 따라 구성을 선택한다.

    저전압 동작이 필요한 경우에는 지클라이 페어를 선택한다. 공급 전압이 3.3V 이하라면 \( V_{BE} = 1.2V \) 이상인 달링턴 페어로는 충분한 바이어스 마진을 확보할 수 없다. 반면 지클라이는 \( V_{BE} = 0.6V \) 이므로 저전압에서도 안정적인 바이어스가 가능하다.

    전력 효율이 중요한 경우에도 지클라이 페어가 유리하다. 포화 전압이 낮아 도통 손실이 적으므로, SMPS의 구동단이나 배터리로 동작하는 휴대용 기기의 전원 회로에 적합하다. 그림 3에서 확인할 수 있듯이, 동일 부하 전류에서 지클라이의 전력 손실은 달링턴의 1/3 이하 수준이다.

    구성이 단순하고 신속한 프로토타이핑이 필요한 경우에는 달링턴 페어와 TIP120과 같은 단일 패키지 소자를 사용한다. 별도의 바이어스 회로 없이도 큰 전류를 구동할 수 있어, 릴레이/모터 드라이버나 간단한 스위칭 회로에서 유용하다.

    고속 스위칭이 필요한 경우에는 턴-오프 속도가 빠른 지클라이 페어를 선택해야 한다. 달링턴의 경우 \( Q_{1} \) 과 \( Q_{2} \) 가 동시에 켜지고 꺼지므로 수 kHz 이상의 스위칭에서는 손실이 급격히 증가한다.

    입력 임피던스가 극단적으로 높아야 하는 경우에는 달링턴 페어를 사용한다. \( \beta \) 의 곱만큼 입력 저항이 증가하므로, 센서 신호와 같은 고임피던스 소스를 직접 구동할 수 있다.

    두 구성은 상호 보완적인 관계로, 동일한 설계에서도 용도에 따라 구분하여 사용할 수 있다. 예를 들어 SMPS의 저전력 보조 전원단에는 지클라이 구성을, 메인 스위칭단의 보조 드라이버에는 범용 달링턴 소자를 선택하는 식이다. 각 구성의 특성을 정확히 이해하고 설계 요구사항에 맞추어 선택하는 것이 신뢰성 있는 전원 회로 설계의 첫걸음이다.

  • 평활 커패시터의 선택 방법

    평활 커패시터의 선택 방법

    정류 회로에서 가장 주의해야 하는 것은 평활 커패시터의 선택이다. 여기에는 크기당 용량을 가장 크게 할 수 있는 알루미늄 전해 커패시터를 주로 사용한다. 전해 커패시터는 간단한 구조의 부품이지만, 제대로 사용하지 않으면 직류 전원의 특성이 나오지 않거나, 커패시터가 파손 될 수 있기 때문에 주의 해야 한다.

    또 급격하게 파손되지는 않아도 짧은 시간에 정전용량이 감소되어 수명이 짧아지는 경우도 있다. 전원 장치의 신뢰성은 전해 콘덴서에 의해 결정된다고 해도 과언이 아니므로, 사용방법을 충분히 숙지해 두어야 한다.


    커패시터의 전압 정격

    커패시터의 내압은 정류, 평활 후 리플 전압의 피크값 이상이어야 하기 때문에, 트랜스의 권선 전압을 \( \sqrt{2} \)로 한 전압을 선정한다. 물론 이때는 입력 전압의 변동값을 고려해야 해야 한다.

    Maximum VA ratingRegulation(%)
    1035
    1525
    3017
    5015
    7012
    1009.5
    2007
    3006
    5003.8
    10002.5
    Transformer Regulation per Maximum VA Rating

    또한 트랜스에 표시되어있는 단자 전압은 정격 전류를 흐르게 했을 때의 것으로, 전류가 감소하면 전압값이 상승하기 때문에 주의가 필요하다. 이것은 트랜스 권선의 저항에 따른 전압 강하가 있기 때문이며, 그 비율을 변동률이라 하고 \( \varepsilon\)로 표시하고 있다.

    트랜스의 정격 전압을 \( \varepsilon\), 입력 전압의 변동을 \(\pm \alpha %\)로 하면 커패시터의 내압 \(V_{C}\)는 \(V_{C}\geq \varepsilon \times \frac{100+\alpha }{100}\times \sqrt{2}\varepsilon\)이어야 한다. 전해 커패시터에 연속하여 인가되는 내압을 Working Volt(WV)라고하며, WV의 약 1.3배를 서지 전압에 대한 상한값으로 고려하여 선정한다.

    커패시터는 인가 전압에 따라 수명이 줄어든다. 이것은 커패시터 자체의 누설 전류에 의해 자체 발열이 됮기 때문인데, 인가 전압이 커패시터의 내압 정격을 넘지 않더라도 정격 저감(derating)하여 신뢰성 수명을 고려하여 선정한다. 최근의 전해 커패시터는 누설전류가 무시할 수 있을 정도로 작은 것이 많이 사용되고 있으므로, 누설전류가 작은 제품을 선정하는 것도 방법이다.

    Examples of Capacitor characteristics : Samwha HC Series Capacitor

    커패시터의 정전 용량

    가능한 소형의 커패시터를 사용하는 것이 비용 측면에서 좋지만, 너무 작은 용량의 커패시터는 정류 출력의 리플전압이 증가하게 된다. 평활 커패시터의 용량을 구하는 가장 일반적인 방법은 O.H. Schade의 그래프를 이용하는 것이다.

    Relation of Applied Alternating Peak Voltage to Direct Output Voltage in Full wave capacitor Input Circuits

    먼저 정류 후의 등가 부하 저항 \(R_{L}\)을 구한다. 이때의 정류 전압 \(V_{O}\)는 전압 파형의 왜곡, 정류 다이오드의 순방향 전압 강하, 리플 전압을 고려하여 그 평균값을 구하기 위한 계수를 0.9로 하여 곱한다.

    즉 \(V_{O}=\tilde{e}\times \sqrt{2}\times 0.9\)가 된다.

    직류 전류 \(I_{O}\)는 일반적인 레귤레이터에서는 출력 전류 \(I_{O}\)이기 때문에 \( R_{L}=\frac{V_{O}}{I_{O}} \)가 된다.

    다음에 \(\frac{R_{S}}{R_{L}}\)을 구한다. \(R_{S}\)는 정류 회로의 라인 임피던스로, 대부분이 트랜스의 권선저항 정도이다. 트랜스는 변동률 (\\varepsilon\)이 정격으로부터 대략적으로 알려져 있기 때문에 무부하시의 정류 전압 \({V_{O}}’ \)는 \(V_{O}’=\left [ 1+\frac{\varepsilon }{100} \right ]\times V_{O}\)로 구할 수 있다.

    따라서 트랜스의 권선 저항 \(R_{S}\)에 따른 전압 강하는 \({V_{O}}’ – V_{O}=I_{O}R_{S}\)가 되기 때문에 \(R_{S}=\frac{\varepsilon}{100}\frac{V_{O}}{I_{O}}\)로 구할 수 있다

    예를 들어 O.H. Schade의 표에서 세로축 전압변동률이 90(-10%)일 때, 가로축 \(\omega CR_{L}=10\)이상이다. 전원주파수 60Hz, 출력전압 \(V_{O}=15V\), 출력전류 \(I_{C}=3A\)일 경우 커패시터의 용량 \(C=\frac{10}{2\pi\times 60 \times 5}=5,300uF\)이상이 되어야한다.


    전해 커패시터의 허용 리플 전류

    전해 커패시터의 리플 전류 값 \(I_{r}\)의 허용값은 커패시터의 순저항에 의해 발생하는 손실로, 온도가 10℃상승 할 때 마다 수명이 반감된다.

    전해 커패시터는 일반적으로 85℃, 고온용 105℃를 사용온도 한계로 가지며, 통상 최대 2000시간 정도의 동작 밖에 보증되어 있지 않다. 따라서 85℃의 것을 55℃로 사용하면 수명 \(T=2000\times 2^{(85-55)/10}=16000\)시간으로, 연속하여 사용하면 2년 정도 밖에 사용할 수 없다. 따라서 커패시터의 신뢰성 수명이 중요한 경우에는 가능한 리플 전류 허용치가 높은 고온의 제품을 사용하며, 자체 발열 및 주위의 열로부터 방열 할 수 있도록 하는 것이 중요하다.

    허용 리플 전류는 온도 및 주파수에 의해서도 변화한다. 일반적으로 datasheet에는 최고 온도 및 전파 정류의 120Hz에서의 값이 표시되어 있고, 아래와 같은 경감 계수를 적용 할 수 있다.

    Temp85706040
    Constant1.01.71.92.8
    Temperature Derating of Ripple Current

    Freq60120100010000
    Constant0.81.01.31.5
    Frequency Derating of Ripple Current in Capacitor

    예를들어 Samwha의 450WV, 220uF, 35㎜ ,수명 3000시간의 HC 커패시터를 60℃, 120Hz에서 사용 할 경우,리플 전류 값 \(I_{r}=1.14\times 1.9 \times 1.0=2.1A\) 까지 흐르는 것이 가능 하다.

    Examples of Capacitor characteristics : Samwha HC Series Capacitor

    전원 장치에 사용하는 전해 커패시터는 이 허용 리플 전류의 조건에 따라 부품을 선정해야 하는 것이 중요하다.

  • 브릿지 다이오드의 선정 방법

    브릿지 다이오드의 선정 방법


    다이오드의 특성

    다이오드는 그림에서 나타내듯이 ▶의 방향으로만 전류를 흐르게 할 수 있는 부품이다. 이것은 순방향 전압 \( V_{F} \) 이상으로 다이오드 양단에 전압이 인가되면 순방향 전류 \( I_{F} \)가 급격히 증가하는 비선형 관계이다. 또 순방향의 전류 \( I_{F} \)가 흐르면 반드시 순방향 전압 강하 \( V_{F} \)가 발생 한다.

    이때 전력 손실이 발생 하기 때문에 대전류의 정류 회로에서는 부품 발열에 유의해야한다. 다이오드가 발열 되면 누설 전류가 증가하고, 열 폭주로 인한 화재의 위험성이 있다. 때문에 대부분의 다이오드 플라스틱 몰드는 UL94V-0 이상의 난연 규격을 만족 하고 있다.

    Diode Forward Voltage(\( V_{F} \)) – Forward Current(\( I_{F} \))Characteristic

    브릿지 다이오드의 내압 \(V_{RM}\)선정

    브릿지 정류회로에서는 다이오드가 도통하고 있는 동안에 각각의 다이오드 양단 전압 \(V_{D}\)의 인가 전압 \( e\)의 \(\sqrt{2}\times e_{rms}\)가 된다. 실제로는 AC의 입력 전압이 변동하면 그것에 비례 하여 \( e_{rms}\)도 변화하기 때문에 최대 입력 전압 시에도 \(V_{D}\)가 다이오드의 내압 \(V_{RM}\)을 초과하지 않도록 해야 한다.

    또 실제 정류회로에서는 서지와 같은 외부 노이즈의 영향이 있기 때문에 \(V_{RM}\)을 충분히 여유가 있게 선정하여야 한다. 일반적으로 정류 전압의 2배의 내압을 선정하며, 인가 전압이 불안정하다면 더 높은 내압 선정이 필요하다.


    브릿지 다이오드의 순방향 전류 \(I_{F}\)선정

    일반적인 정류 회로에서는 다이오드를 흐르는 전류 \(i_{c}\)는 정현파가 아닌 펄스 파형으로 흐른다. 이 펄스 전류는 여러가지 조건으로 최대값이 변화한다.

    우선 다이오드를 흐르는 \(i_{c}\)의 평균값 \(I_{ave}\)는 정류 후의 직류 전류 \(I_{O}\)와 같아야 하기 때문에 반사이클의 주기를 \(T\)로 하고, 전류가 흐르고 있는 기간을 \(t_{1}\)으로 하면 \(\frac{1}{T}\int_{0}^{t_{1}}i_{c}dt=I_{0}\)가 된다.

    Relation of RMS and Peak to Average Diode Current in Capacitor-input Circuits
    From O.H Schade, Proc. IRE, Vol. 31, 1943, p. 356

    일반적으로 정류 다이오드의 순방향 전류 \(I_{F}\)는 이 \(i_{c}\)의 평균값에서 최대 정격이 정해져 있다. 그러나 이것은 전류가 직류로 흐른 경우의 값이고 펄스 전류는 정격값을 낮게 생각해야 한다. 이 펄스 전류의 최대값 \(i_{CP}\)는 O.H. Schade의 그래프로부터 구할 수 있다. 가로축의 \(n\omega CR_{L}\)의 \(n\)은 배전압 정류에서는 0.5, 반파정류에서는 1, 전파정류에서는 2의 계수를 가진다. \(C\)는 커패시터의 용량, \(R_{L}\)은 부하 저항 값이다.

    다음에 세로축의 \(R_{S}/\left ( nR_{L} \right )\)은 부하 저항과 라인 임피던스의 비율을 의미한다. 라인 임피던스 \(R_{S}\)는 배선의 저항 값은 물론 전원 트랜스의 권선 저항도 포함하여 생각해야한다.

    이러한 조건에서 아래 그래프에서 왼쪽 세로축의 수치를 읽는다. 이 수치에 출력 전류 \(I_{O}\)를 곱한 것이 전류의 최대값 \(i_{CP}\)이다.


    서지 전류를 고려한 다이오드 선정

    다이오드의 또 하나의 전류 조건은 서지 전류 \(I_{FSM}\)이다. 정류 회로에서는 처음에 전원 스위치를 동작하는 시점에 커패시터의 충전 전압은 0V로 되어 있다. 따라서 스위치를 동작한 순간에는 커패시터로 큰 충전 전류가 흐른다. 이것을 돌입 전류라고 하며 이 큰 충전 전류에 의하여 커패시터의 단자전압이 상승되고 그에 따라 서서히 충전의 전류값이 정상 상태로 된다.

    일반적으로 정류 다이오드의 서지 전류 \(I_{FSM}\)는 순방향 전류 \(I_{F}\)의 10배 정도의 값을 가지고 있다. 그러나 이것은 1사이클의 보증값이고 다이오드의 온도가 높은 상태에는 값이 저하된다.


    다이오드의 전력 손실

    다이오드는 순방향 전압 강하 \(V_{F}\)와 순방향 전류 \(I_{F}\)에 의해 전력 손실이 발생 한다. 그리고 이것에 의하여 발열하여 온도가 상승한다. 현재 일반적으로 사용되고 있는 실리콘 다이오드는 최대 정션온도 \(T_{j(max)}\)가 150℃이기 때문에 이것을 넘지 않도록 해야한다. 다이오드의 전류 정격은 정션온도에 도달하는 조건으로 정해져 있기 때문에 온도가 높은 경우에는 방열기를 설치하여 온도를 낮게하는 조치가 필요하다.

    다이오드의 전력 손실을 엄밀하게 계산하는 것은 쉽지 않다. 간단하게 계산하는 방법으로는 순방향 전압 강하 \(V_{F}\)에서 정류 후 출력 전류 \(I_{O}\)와의 곱을 손실로 하여 계산한다. 또 브릿지 다이오드에서는 항상 2개의 다이오드에 전류가 흐르기 때문에 합계 손실은 2배로 하여야 한다.

  • 다이오드 개수에 따른 정류 회로의 종류

    다이오드 개수에 따른 정류 회로의 종류


    다이오드 1개를 사용한 반파 정류 회로

    상용 전원은 50/60Hz의 정현파로, 주파수의 절반 마다 플러스 전압과 마이너스 전압의 대칭 파형이다. 이를 1개의 다이오드로 플러스 전압만 정류 하는 것을 반파 정류 회로라고 한다.

    이때 다이오드는 플러스 전압으로 전하를 커패시터에 충전 시키고 마이너스 전압 사이클 에서는 다이오드에 역전압이 인가되어 커패시터에 충전된 전하가 반대 방향으로 방전되는 것을 방지하는 역할을 한다. 이때 직류 출력 전류 \( I_{O} \)는 커패시터 충전 전류 \( i_{C} \)의 평균값으로 \( I_{O}=\frac{1}{T}\int_{0}^{t}i_{C}dt \)이다.

    이와 같이 반파 정류 회로에서는 커패시터의 충전 전류 \( i_{C} \)는 전원 주파수의 1주기에 1회 밖에 충전되지 않으므로, 전류 최대값 \( i_{C,peak} \)는 그만큼 커진다. 그러므로 반파 정류 회로는 출력 전류가 크면 출력 리플을 저감하기 위해 커패시터의 용량이 커진다. 그 때문에 작은 출력 전류의 회로에서만 사용해야 한다.

    Half wave rectifier

    다이오드 2개를 사용한 전파 정류 회로

    전파 정류회로는 다이오드 2개를 사용하여 정현파의 플러스 전압과 마이너스 전압을 모두 정류 하는 방식이다. 다이오드 2개를 사용하는 전파 정류 회로는 2차측에 트랜스의 중간 탭을 중심으로 하여 2개의 권선이 필요하다. 트랜스 각각의 권선은 플러스 반주기에서는 다이오드 \( D_{1} \)이 도통하고, 마이너스 반주기에서는 다이오드 \( D_{2} \)가 도통한다. 따라서 정류 파형은 정현파의 마이너스 반주기가 반전된 펄스 파형이다.

    Full wave rectifier

    다이오드 4개를 사용한 전파 정류 회로

    가장 많이 사용되는 것은 다이오드 4개를 사용한 전파 정류 회로로, 브릿지 정류 회로라고도 한다. 트랜스 권선을 1개로 하는 대신에 다이오드를 4개 사용해야 하지만, 다이오드 4개가 패키징된 브릿지 다이오드가 많이 시판되고 있기 때문에 큰 단점은 아니다.

    플러스 반주기와 마이너스 반주기 때의 전류가 교대로 커패시터에 전하를 충전하므로 전파 정류되지만, 전류가 흐르는 경로에 2개의 다이오드가 직렬로 삽입되기 때문에 다이오드의 순방향 전압 강하 \( V_{F} \)가 2배가 되고 그만큼 손실이 증가하게 된다.

    예를 들어 정류 전압이 12V 이고 출력전류가 1A인 12W 회로의 효율을 계산해 보자. 다이오드의 순방향 전압 강하 \( V_{F} \)를 1V로 두면 중간 탭을 사용한 전파 정류의 경우

    $$\eta = \frac{12W}{\left ( 12V + 1V_{F} \right )\times 1A}=92\%$$

    인것에 비해, 브릿지 다이오드를 사용한 전파 정류의 경우

    $$\eta = \frac{12W}{\left ( 12V + 2V_{F} \right )\times 1A}=86\%$$

    로 효율의 차이가 크다.

    이러한 단점에도 불구하고 트랜스의 중간 탭을 제거하고 시판되는 브릿지 다이오드를 사용하여 회로를 단순하게 만들 수 있기 때문에 브릿지 정류 회로는 많이 사용되고 있다.

    Bridge rectifier

    회로의 목적에 맞는 정류 회로를 사용한다

    위와 같이 각각의 정류 회로는 단점과 장점이 명확하다. 다이오드 1개를 사용하면 회로는 단순하나, 커패시터의 충전 전류가 크기 때문에 작은 출력에 사용하여야 하고, 다이오드를 2개를 사용하면 효율이 높으나 트랜스의 센터탭을 설계 해야하는 부담이 있다. 브릿지 다이오드를 사용하면 설계가 단순 하지만 다이오드의 순방향 전압 강하를 고려한 효율을 고민하여야 한다.

    최근에는 높은 효율을 위하여 다이오드 대신 FET를 사용하여 정류하는 방법인 동기 정류 회로가 사용되고 있으나, 이것에 대한 설명은 다음에 하도록 하겠다.

  • 리니어 레귤레이터와 스위칭 레귤레이터의 차이

    리니어 레귤레이터와 스위칭 레귤레이터의 차이


    전원의 안정도가 필요한 경우에는 리니어 레귤레이터를 사용한다

    시리즈 레귤레이터나 션트 레귤레이터로 불리는 리니어 레귤레이터는 정밀한 전압이 필요한 경우나 작은 전력이 필요할 때, 제품의 단가를 낮춰야 할 때 주로 사용 된다. 리니어 레귤레이터는 간단한 회로 구성에서 전기적인 노이즈 발생이 매우 작고, 출력 리플 전압도 작아 안정도가 높은 전원을 구성 할 수 있다.

    하지만 리니어 레귤레이터는 트랜지스터를 이용하여 입력 전압과 출력 전압의 차이를 만들어 내므로 출력 전류가 큰 경우에 큰 전력 손실이 발생한다. 전력 손실은 모두 열로 발생하기 때문에 발열에 의한 정격 사용 온도를 초과하지 않도록 히트싱크 등의 방열 대책이 필요하다. 그렇기 때문에 높은 출력이 요구되는 경우에는 전원 손실이 크게 되므로 사용 하기 어렵다.

    Disadvantages of Linear Regulator

    고효율의 전원이 필요한 경우에는 스위칭 레귤레이터를 사용한다

    스위칭 레귤레이터는 고효율의 전원이 필요한 경우나, 회로를 소형화 할 필요가 있을 때 주로 사용한다. 예를들어 리니어 레귤레이터에서 열로 소비하는 전력을 스위칭 레귤레이터는 스위칭 손실로 해결 할 수 있기 때문에 전력 변환 효율이 높고 방열에 필요한 면적이 작다.

    또 전원 트랜스는 동작 주파수가 낮을 수록 크기가 크기 때문에, 상용 전원인 50/60Hz를 변환하는 리니어 레귤레이터는 전원 트랜스가 크고 무거워 진다. 한편 스위칭 레귤레이터는 동작 주파수를 수십kHz 이상으로 만들 수 있으므로 전력 변환에 사용하는 트랜스를 소형으로 가볍게 만들 수 있다.

    이 밖에 리니어 레귤레이터는 상용 전원의 트랜스에 의해 전압을 떨어뜨리고 정류하여 직류 전압을 만들어야 한다. 그 때문에 정류 회로에는 출력 전류가 그대로 흘러 정류 다이오드의 손실도 크고 평활 커패시터도 대형을 사용해야 한다. 그러나 스위칭 레귤레이터는 상용 전원을 직접 정류한 직류 전압을 사용 하므로 전류가 작아 정류 다이오드의 손실이 작고, 동작 주파수가 수십kHz 이상으로 평활 커패시터도 소형으로 사용 가능하다.

    하지만 스위칭 레귤레이터는 회로 구성이나 동작이 복잡하다. 그리고 스위칭에 따른 노이즈를 저감 할 수 있는 대책이 필요하다.

    Linear RegulatorSwitching egulator
    Step Down(Buck)
    Step Up(Boost)
    Buck-Boost
    Invert
    O
    X
    X
    X
    X
    X
    X
    X
    EfficiencyLowHigh
    Output CurrentLowHigh
    NoiseLowHigh
    DesignSimpleComplicated
    CostLowMiddle

    최근에는 스위칭 레귤레이터를 주로 사용한다.

    최근에는 IC에 의한 회로의 집적화 기술이 발달하여 복잡한 기능을 필요로 하는 회로가 하나의 IC로 구현되어 있다. 스위칭 레귤레이터도 겨우 몇 개의 주변 회로 구성으로 고효율의 스위칭 레귤레이터를 구성할 수 있게 되었다. 물론 용도에 따른 부품 종류도 세분화 되어 있다.

    단 이러한 IC도 사용하는 방법이 정확하지 않다면 신뢰성의 저하나 부품 파손등의 사고를 일으킨다. 따라서 스위칭 레귤레이터의 설계는 매우 중요하다.

    Examples of switching regulators by TI (link)
  • 왜 전자회로는 전원 안정화가 필요한가?

    왜 전자회로는 전원 안정화가 필요한가?


    전자회로는 DC 전원으로 동작한다

    모든 전자기기는 기기의 동작을 위하여 상용 전원인 교류 110V/220V 전압이나 배터리를 통한 전원 공급이 필요하다. 그리고 이러한 전자 기기들은 3.3V나 5V, 12V 등의 안정화된 직류 전원을 필요로 한다.

    상용 전원을 통하여 전원 공급을 받는 전자 기기들은 전원 트랜스에 의해 필요한 값으로 전압을 변환하고 정류하여 직류 전압을 만들어 회로에 사용한다. 그러나 정류만 한 직류 전원에서는 입력 전압이 변화하거나 트랜스나 정류 다이오드의 전압 강하 등으로 전압의 안정도와 정밀도가 좋지 않기 때문에 기기의 성능을 충분히 발휘 할 수 없다.


    전압 변동의 원인

    상용 전원 전압의 변동

    발전소 등에 충분한 비용을 사용하여 전원 계통이 매우 우수한 국가들이라도 상용 전원의 변동은 존재한다. 대부분이 ±5% 내외의 적은 변동이지만, 일부 개발중인 국가들은 전압 강하의 폭이 10~20V 이상으로 매우 크다.

    전원 트랜스 전압 강하

    트랜스의 크기에 따라 다르지만, 구리선을 수백 회 이상 권선하고 있기 때문에 전선의 저항에 따라 전압 강하가 발생한다. 또한 트랜스의 1차측과 2차측 사이의 누설 인덕턴스가 직렬로 삽입되기 때문에 이것에 따른 전압 강하도 발생 한다.

    정류 다이오드의 전압 강하

    정류용으로 많이 사용되는 브리지 다이오드는 흐르는 전류에 따라 순방향의 전압 강하가 발생한다

    리플 전압

    상용 전원의 교류 전압은 정현파이기 때문에 전해 커패시터로 평활하더라도 충전 및 방전에 의한 리플 전압이 발생한다. 이것은 전파 정류의 경우 주파수의 2배의 전압 변동으로 나타난다. 또한 부하의 변동이 발생할 경우 전해 커패시터의 충전 및 방전의 불균형으로 더 큰 리플 전압 변동이 발생한다.

    전파 정류 회로

    전자회로에는 정격 전압이 필요하다

    IC등의 반도체는 물론 모터와 릴레이 등 모든 전자 부품에는 사용이 권장되는 정격 전압과 동작을 보장하는 최대 전압이 규정되어 있다. 따라서 이 전압값을 넘으면 전자 부품이 설계대로 동작하지 않거나, 수명이 짧아지거나, 파손이 될 수 있다.

    예를들어 대부분의 TTL IC의 정격 전압은 5V로, 동작을 보증하는 전압은 4.5 ~ 5.5V, 최대 전압은 6~7V로 되어 있다. 게다가 OPAMP등의 신호 증폭 회로에서는 전압의 변동이 신호의 변동이나 노이즈로 되어 버린다. 그 결과 설계된 정밀도나 안정성을 얻을 수 없다.

    이와 같이 전원 전압의 변동은 기기의 성능과 신뢰성 측면에서 해결해야 되는 문제이다. 따라서 회로 설계를 통해 전원 안정화가 필요하다.