Power SMPS

Expand your power

[태그:] 세라믹 커패시터

  • LinkSwitch-TN2 LNK3294·LNK3296 설계 가이드: 대기전력 저감과 FB 핀 ON/OFF 제어

    LinkSwitch-TN2 LNK3294·LNK3296 설계 가이드: 대기전력 저감과 FB 핀 ON/OFF 제어

    비절연형 오프라인 벅(Buck) 컨버터는 스마트 미터, 가전 제어부, 산업용 센서 및 IoT 기기의 보조 전원으로 널리 활용된다. Power Integrations의 LinkSwitch-TN2 900V 시리즈(LNK3294, LNK3296)는 900V 정격 전력 MOSFET, 오실레이터, ON/OFF 제어 로직, 고전압 바이어스 전류원을 단일 IC에 집적하여 외부 부품 수를 최소화하면서도 가혹한 전력망 환경에서 높은 신뢰성을 제공한다.

    대기전력을 30mW 미만으로 낮추려면 EcoSmart 아키텍처 기반의 외부 바이어스 설계가 필수적이다. 아울러 신형 2.0V 기준 전압에 맞춘 FEEDBACK(FB) 핀 ON/OFF 제어 저항을 정밀하게 산정하고, 900V 고전압 안전 이격거리를 확보해야 LNK3294와 LNK3296의 안정적인 동작을 보장할 수 있다.

    목차

    1. 개요 및 LNK3294 vs LNK3296 사양 비교와 디바이스 선정 기준

    LinkSwitch-TN2 900V 제품군은 비절연 벅(Buck), 벅-부스트(Buck-Boost), 절연/비절연 플라이백(Flyback) 토폴로지를 모두 지원하며, 900V \(BV_{\text{DSS}}\) 정격 MOSFET을 내장한다. 85~265 VAC 범용 입력을 벗어나는 산업용 입력에서는 900V 정격만으로 적합성을 판단하지 말고, 적용 회로의 정상상태 DRAIN 전압과 서지, 클램프, 열 조건을 함께 검증해야 한다. LNK3294와 LNK3296은 제어 아키텍처와 핀 배치가 동일하지만, 내부 MOSFET 크기, 도통 저항(\(R_{\text{DS(on)}}\)), 피크 전류 한계치(\(I_{\text{LIMIT}}\)) 및 최대 출력 전류 용량에서 분명한 체급 차이가 존재한다.

    구분 항목 LNK3294 LNK3296 설계 비고
    MOSFET 내압 (\(BV_{\text{DSS}}\)) 900 V 900 V 동일 내압 플랫폼
    내부 MOSFET \(R_{\text{DS(on)}}\) (100°C) 약 31.0 Ω 약 9.70 Ω 대형 다이 채용으로 도통 손실 저감
    피크 전류 제한치 (\(I_{\text{LIMIT(typ)}}\)) 257 mA (최소 240 mA / 최대 275 mA) 482 mA (최소 450 mA / 최대 515 mA) LNK3296이 약 1.9배 높은 피크 전류 제공
    최대 출력 전류 (Buck, MDCM) 최대 120 mA 최대 225 mA 대부분 불연속 도통 모드
    최대 출력 전류 (Buck, CCM) 최대 170 mA 최대 360 mA 연속 도통 모드
    제공 패키지 옵션 PDIP-8C (P), SMD-8C (G) PDIP-8C (P), SMD-8C (G) 공식 데이터시트 기준
    주요 권장 부하 범위 MCU 보드, 센서 노드 (1~2W 급) 릴레이 구동, Wi-Fi 통신 모듈 (3~5W+ 급)

    제조사 공식 데이터시트의 900V 출력 전류 표와 주문 정보에 따르면 LNK3294와 LNK3296은 PDIP-8C(P)와 SMD-8C(G)로 제공된다. SO-8C(D)는 725V 제품군 전용이므로 LNK3294D 또는 LNK3296D를 전제로 설계하면 안 된다. 패키지와 관계없이 SOURCE 핀의 구리 면적을 충분히 확보하고, 실제 입력·부하·주변 온도에서 접합부 온도를 검증해야 한다.

    2. EcoSmart 대기전력 저감 메커니즘: 자체 바이어스 vs 외부 바이어스 설계

    LinkSwitch-TN2는 부하에 따라 스위칭 사이클을 활성화하거나 비활성화하는 단순 ON/OFF 제어 방식을 채택하고 있다. 제조사가 제시하는 대기 공급전류는 100 µA 미만이다. 그러나 컨버터의 전체 무부하 대기전력은 바이어스 공급 구조에 따라 큰 차이를 보인다.

    LinkSwitch-TN2 비절연 벅 컨버터 외부 바이어스 회로도
    LinkSwitch-TN2 비절연 벅 전력단과 외부 바이어스 회로도 — 검토 대기

    2.1 자체 바이어스(Self-Biasing) 동작과 손실 요인

    자체 바이어스 모드에서는 외부 바이어스 부품(\(D_{\text{BIAS}}\), \(R_{\text{BIAS}}\)) 없이 DRAIN 핀에 연결된 내부 고전압 전류원이 BYPASS(BP) 핀 커패시터(\(C_{\text{BP}}\))를 상시 충전한다. 이때 고전압 정류 버스 전압(\(V_{\text{IN(DC)}}\))이 내부 전류원에 직접 인가되므로, 수백 볼트 전압 강하에 따른 상시 전류 소비로 인해 50 ~ 100 mW 수준의 대기 손실이 발생한다.

    2.2 외부 바이어스(External Bias) 구성을 통한 30mW 미만 대기전력 달성

    무부하 대기전력을 극소화하려면 출력단(\(V_{\text{OUT}}\)) 또는 보조 권선에서 고속 다이오드(\(D_{\text{BIAS}}\))와 전류 제한 저항(\(R_{\text{BIAS}}\))을 연결하여 BP 핀으로 바이어스 전류를 역주입해야 한다. BP 핀으로 외부 전류가 유입되어 내부 바이어스 레귤레이터 동작 전압을 유지하면, 내부 고전압 전류원이 자동으로 차단(Shut off)된다. 그 결과 고전압 라인에서의 직접적인 누설 및 강하 손실이 제거되어 무부하 대기전력을 30 mW 미만으로 크게 낮출 수 있다.

    대기전력 절감의 핵심은 외부 바이어스로 내부 고전압 충전 경로를 차단하는 것이다. 입력 전압과 외부 부품의 누설전류에 따라 실제 무부하 소비전력이 달라지므로 완성품에서 확인해야 한다.

    3. FEEDBACK(FB) 핀 ON/OFF 제어 메커니즘 및 정밀 저항 설계

    LinkSwitch-TN2의 FEEDBACK(FB) 핀은 일반적인 PWM 전압 피드백 노드가 아닌, 사이클 단위 스위칭 여부를 결정하는 전류 감지 입력단이다.

    3.1 FB 핀 제어 임계치와 동작 메커니즘

    내부 오실레이터 주기마다 FB 핀으로 유입되는 전류(\(I_{\text{FB}}\))를 샘플링한다.

    1. 스위칭 억제 임계치 (\(I_{\text{FB}}\)): FB 핀으로 유입되는 전류가 전형값 49 µA를 초과하면 내부 비교기가 동작하여 해당 스위칭 사이클의 MOSFET 턴온을 억제(Inhibit)한다.
    2. 라인 과전압 셧다운 임계치 (\(I_{\text{FBSD}}\)): FB 핀 유입 전류가 \(I_{\text{FBSD}}\)(전형값 670 µA)를 2회 연속 초과하면 라인 과전압 보호(Line OVP)가 작동하여 스위칭이 전면 중단되고 Auto-Restart 모드로 진입한다.

    따라서 외부 신호로 FB 핀에 전류를 주입하여 스위칭을 강제로 정지시킬 때는, 스위칭 억제 임계치(49 µA)보다 충분히 높으면서도 과전압 셧다운 임계치(670 µA)에 도달하지 않도록 적정 마진을 확보해야 한다. 권장 제어 전류 범위는 150 µA ~ 300 µA이며, 설계 기준값은 약 200 µA이다.

    3.2 신형 2.0V 기준 전압에 맞춘 제어 저항(\(R_{\text{ctrl}}\)) 계산

    제어 저항을 산정할 때 구형 LinkSwitch-TN 파라미터를 답습하지 않도록 주의해야 한다. 신형 LinkSwitch-TN2의 FEEDBACK(FB) 핀 공칭 전압(\(V_{\text{FB}}\))은 2.0V (±1.25%)이다. 구형 LinkSwitch-TN의 1.65V를 적용하면 계산 오차로 인해 목표 주입 전류(200 µA)를 벗어날 위험이 있다.

    외부 제어 전원 전압이 \(V_{\text{ctrl}}\)일 때, 제어 저항 \(R_{\text{ctrl}}\)의 올바른 계산식은 다음과 같다.

    \[R_{\text{ctrl}} \approx \frac{V_{\text{ctrl}} – 2.0\,\text{V}}{200\,\mu\text{A}}\]

    예를 들어 \(V_{\text{ctrl}} = 5.0\,\text{V}\)인 경우, \(R_{\text{ctrl}} \approx (5.0 – 2.0) / 200 \times 10^{-6} = 15\,\text{k}\Omega\)가 도출된다. 만약 3.3V 제어 전원을 사용할 경우 \(R_{\text{ctrl}} \approx (3.3 – 2.0) / 200 \times 10^{-6} = 6.5\,\text{k}\Omega\) (표준값 6.2 kΩ 또는 6.8 kΩ)을 적용한다.

    LinkSwitch-TN2 포토커플러 기반 FB 핀 ON/OFF 제어 회로도
    포토커플러 기반 LinkSwitch-TN2 FB 핀 스위칭 억제 회로도 — 검토 대기
    FB 핀 제어 신호 인가 및 해제 시 신호별 과도응답 타이밍 파형
    FB 핀 제어 신호 인가 및 해제 시 신호별 과도응답 타이밍 파형

    FB 핀은 임피던스가 높은 노드이므로 스위칭 노드(DRAIN, 인덕터, 프리휠링 다이오드)로부터 물리적으로 이격시키고, 필요 시 수십 pF 단위의 세라믹 커패시터(\(C_{\text{FILT}}\))를 FB-SOURCE 핀 사이에 병렬 배치하여 고주파 스위칭 노이즈 유입을 방지한다.

    4. 대기 모드 구현 방식 비교: FB 핀 제어 vs 출력단 부하 분리(Load Switch)

    시스템이 대기 모드(Standby Mode)로 진입할 때 전원을 절감하는 방식은 크게 FB 핀 강제 풀업 방식과 출력단 로드 스위치(P-MOSFET) 분리 방식으로 나뉜다.

    비교 항목 1. FB 핀 강제 풀업 제어 (스위칭 정지) 2. 출력단 부하 분리 (P-MOSFET / Load Switch) 설계 고려사항
    제어 대상 IC 내부 MOSFET 스위칭 억제(Inhibit) 출력 전원 공급 경로 물리적 차단
    무부하 대기전력 매우 우수 (수십 mW 이하) 상대적으로 높음 (수십~수백 mW) FB 제어 시 인덕터/스위칭 손실 차단
    스위칭 EMI 및 리플 완전 제거 (스위칭 정지) 잔류 (컨버터 펄스 스킵 지속 동작) 센서 정밀 계측 구간에 유리
    제어 스위치 부품 사양 신호 레벨 (µA급 소형 TR 또는 포토커플러) 파워 레벨 (정격 부하 및 돌입 전류 수용) BOM 비용 및 면적 절감
    도통 손실 (IR Drop) 없음 직렬 \(R_{\text{DS(on)}}\)에 따른 전압 강하 발생 대전류 부하 시 효율 영향
    복귀 속도 (Turn-on) 재기동 및 출력 커패시터 충전 시간 필요 빠른 편 (출력이 이미 충전된 경우) 시스템 기동 시간 요구조건 고려

    대기 모드 손실 최소화가 핵심인 단일 부하 시스템에서는 소형 신호 레벨 부품만으로 구현 가능한 FB 핀 제어 방식이 BOM 비용, 실장 면적, 발열 측면에서 유리하다. 반면 통신 모듈과 같이 빠른 전원 복귀가 요구되고 출력이 유지되는 환경에서는 출력단 로드 스위치 방식을 채택하는 것이 적합하다.

    5. 비절연 벅 핵심 전력 부품 선정 가이드: 다이오드, 인덕터, 바이패스 커패시터

    비절연 벅 컨버터는 고전압 AC 입력이 직접 인덕터와 스위칭 소자로 연결되므로 핵심 전력 부품의 전기적 한계치를 엄격히 준수해야 한다.

    5.1 프리휠링 다이오드(\(D_{\text{FW}}\)): 반드시 Ultrafast 다이오드 적용

    스위칭 소자가 턴오프될 때 인덕터 전류를 지속시키는 프리휠링 다이오드(\(D_{\text{FW}}\))는 반드시 역회복 시간(\(t_{\text{rr}}\))이 75 ns 이하인 Ultrafast Recovery 다이오드를 사용해야 하며, 권장 사양은 \(t_{\text{rr}} \le 35\,\text{ns}\)이다. 일반 상용 정류 다이오드(1N4007 등)는 역회복 시간이 수 µs에 달하므로, MOSFET이 턴온되는 순간 고전압 DC 라인으로부터 극심한 단락 전류(역회복 전류 서지)가 내부 스위치로 흘러 IC가 즉각 파손된다. 따라서 1N4007과 같은 범용 정류 다이오드의 사용은 엄격히 금지된다.

    5.2 출력 인덕터(\(L_{\text{OUT}}\)): 코어 포화 전류(\(I_{\text{sat}}\)) 마진 확보

    인덕터 코어가 포화되면 인덕턴스가 급격히 감소하여 MOSFET에 과도한 전류가 유입될 수 있다. 따라서 인덕터의 포화 전류(\(I_{\text{sat}}\)) 정격은 LinkSwitch-TN2의 최대 피크 전류 한계치(\(I_{\text{LIMIT(MAX)}}\)) 이상이어야 한다.

    • LNK3294: \(I_{\text{LIMIT(MAX)}} = 275\,\text{mA}\)이므로, 최소 \(I_{\text{sat}} \ge 300\,\text{mA}\) 이상의 마진을 확보한다.
    • LNK3296: \(I_{\text{LIMIT(MAX)}} = 515\,\text{mA}\)이므로, 최소 \(I_{\text{sat}} \ge 600\,\text{mA}\) 이상의 마진을 확보한다.

    5.3 BYPASS 커패시터(\(C_{\text{BP}}\)) 실장 요건

    BYPASS(BP) 핀에는 0.1 µF 또는 1.0 µF 용량의 저ESR 세라믹 커패시터(X7R 또는 X5R 재질)를 실장한다. 이 커패시터는 내부 제어 회로의 바이어스 공급 안정성을 결정하므로, BP 핀과 SOURCE 핀 바로 옆에 최단 배선 거리로 실장하여 기생 인덕턴스를 최소화해야 한다.

    6. 고전압 안전 규격 및 PCB 레이아웃: 900V 절연 거리와 갈바닉 절연 인터페이스

    6.1 비절연 벅의 출력 GND 전위와 갈바닉 절연

    비절연 벅 토폴로지에서는 출력 GND가 정류된 AC 입력 버스의 음극(-) 단자에 직접 연결된다. 출력 단자가 대지 접지(PE)와 분리되어 AC 라인 전위로 고전압 부유(Floating)하므로, 시스템 외부 인터페이스나 상위 마이크로컨트롤러(MCU)와 제어 신호를 주고받을 때는 감전 사고 및 제어기 파손을 방지하기 위해 포토커플러와 같은 갈바닉 절연 소자를 반드시 적용해야 한다.

    6.2 900V 고전압 이격거리 및 PCB 레이아웃 규칙

    안전 규격 충족과 신뢰성 높은 동작을 위해 다음 레이아웃 지침을 적용한다.

    1. DRAIN 핀 절연 거리: DRAIN 핀 주변에 2 mm 이상 이격을 초기 배치 기준으로 적용한다. 다만 최종 연면거리와 공간거리는 적용 안전 규격, 동작전압, 재료군, 오염도, 과전압 범주 및 고도 조건으로 다시 산정해야 한다. 필요하면 인접 도체 사이에 밀링 슬릿(Air Slot)을 검토한다.
    2. 주 방열 경로: SOURCE 핀에 연결된 패턴에 넓은 구리 영역(Copper Pour)을 할당해 열 저항을 낮춘다.
    3. 고주파 전류 루프 극소화: 입력 커패시터, MOSFET DRAIN-SOURCE, 프리휠링 다이오드로 구성되는 고주파 스위칭 루프(\(\text{high-d}i/\text{d}t\) 루프)의 면적을 줄여 방사 EMI를 억제한다.

    공식 검토 자료: Power Integrations LinkSwitch-TN2 Family Data Sheet, Rev. Q (June 2023). 부품 주문 가능 패키지, 전류 제한, 출력 전류 및 FB 핀 임계값은 실제 설계 시 최신 개정판과 다시 대조한다.

  • SMPS Y-Cap의 EMC와 가청 소음, 실장과 소자 선정으로 해결한다

    SMPS Y-Cap의 EMC와 가청 소음, 실장과 소자 선정으로 해결한다

    SMPS 설계에서 Y-Cap은 EMI 규제를 통과하기 위한 필수 소자지만, 막상 실장하고 나면 예상치 못한 부작용과 마주하는 경우가 많다. 접지 패턴을 조금만 길게 빼도 EMC 마진이 순식간에 무너지고, 조용해야 할 회로가 윙윙거리는 가청 소음을 내기도 한다. Y-Cap은 단순히 “데이터시트 정격만 맞추면 되는” 수동 소자가 아니라, 실장 레이아웃과 유전체 재료 특성까지 고려해야 비로소 제 역할을 하는 까다로운 부품이다. 이 글에서는 Y-Cap의 EMC 성능을 좌우하는 접지 배선 길이의 영향과, 스위칭 노이즈가 유전체를 통해 가청 소음으로 변환되는 메커니즘, 그리고 각각의 문제를 실장 최적화와 소자 선정으로 해결한 실제 경험을 다룬다.

    Y-Cap의 EMC 역할과 접지 배선의 함정

    Y-Cap CM 노이즈 경로 등가 회로
    그림 1: SMPS 1차-2차 간 기생 용량 Cps를 통해 흐르는 CM 노이즈 전류 경로의 등가 회로. Y-Cap(CY)이 노이즈를 FG로 바이패스하지만, PCB 배선의 기생 인덕턴스 Ltrace가 직렬로 작용하여 고주파 바이패스 성능을 제한한다.

    Y-Cap은 SMPS의 1차 측과 2차 측, 혹은 1차 측과 접지(FG) 사이에 연결되어 Common-Mode(CM) 노이즈를 바이패스하는 경로를 제공한다. 스위칭 소자의 고속 턴온·턴오프로 인해 트랜스포머의 1차-2차 간 기생 커패시턴스 \( C_{ps} \)를 통해 CM 전류가 흐르는데, 이 전류가 LISN으로 돌아가면 EMI 측정에서 허용 레벨을 초과하게 된다. Y-Cap은 이 전류를 접지 쪽으로 션트하여 LISN에 나타나는 CM 전압을 낮추는 역할을 한다.

    그런데 회로도 상에서는 Y-Cap이 완벽한 단락처럼 보이지만, 실제 PCB에서는 Y-Cap에서 접지까지의 배선이 기생 인덕턴스로 작용한다(그림 1의 Ltrace). 이 인덕턴스는 Y-Cap과 직렬로 연결된 등가 회로를 형성하여, 고주파로 갈수록 임피던스가 상승하고 바이패스 효과가 급격히 떨어진다. 수식으로 표현하면 Y-Cap을 포함한 바이패스 경로의 임피던스는 \( Z = \sqrt{R_{ESR}^2 + (\omega L_{trace} – \frac{1}{\omega C_Y})^2} \) 로 주어지며, 배선 길이에 비례하는 \( L_{trace} \) 항이 고주파 EMI 성능을 결정짓는 핵심 변수가 된다.

    Y-Cap + 배선 인덕턴스 합성 임피던스 vs 주파수
    그림 2: 2.2 nF Y-Cap과 배선 인덕턴스의 직렬 합성 임피던스. 단배선(2 nH, 약 3 mm)은 100 MHz까지 낮은 임피던스를 유지하지만, 장배선(10 nH, 약 15 mm)은 30 MHz 이상에서 임피던스가 급격히 상승하여 바이패스 효과를 상실한다.

    짧은 접지가 EMC 마진을 좌우하는 이유

    필자의 경험 중 하나는, Y-Cap의 접지 배선 길이를 절반으로 줄였을 때 30~100 MHz 대역에서 6 dB 이상의 CM 노이즈 저감을 확인한 사례다. 초기 설계에서는 Y-Cap을 PCB 가장자리에 배치하고 접지면까지 15 mm 정도의 트레이스로 연결했는데, 이 정도 길이만으로도 약 8~10 nH의 기생 인덕턴스가 발생한다. 50 MHz에서 이 인덕턴스의 리액턴스는 \( 2\pi \times 50 \times 10^6 \times 10 \times 10^{-9} \approx 3.14\,\Omega \) 로, 2.2 nF Y-Cap의 리액턴스 \( 1/(2\pi \times 50 \times 10^6 \times 2.2 \times 10^{-9}) \approx 1.45\,\Omega \) 와 합쳐져 전체 임피던스가 두 배 이상 상승한다.

    이 문제는 Y-Cap을 접지면과 같은 레이어에 배치하고 패드를 접지면에 직접 연결(Direct Connect)하는 방식으로 해결했다. 스루홀 부품이라면 접지면 레이어에 써멀 릴리프 없이 풀 컨택으로 연결하고, SMD Y-Cap이라면 부품 바로 옆에 접지 비아를 여러 개 배치하여 귀환 경로의 인덕턴스를 최소화한다. 포트-인-비아(Pour-in-Via) 기법으로 Y-Cap 패드와 내층 접지면 사이의 거리를 수 mm 이내로 유지하면 기생 인덕턴스를 2 nH 이하로 억제할 수 있었고, 그 결과 30 MHz 대역에서도 Y-Cap 본연의 바이패스 성능을 유지할 수 있었다.

    접지 배선 최적화 전후 CM 노이즈 레벨 비교
    그림 3: 접지 배선 최적화 전후의 주파수 대역별 CM 노이즈(QP) 측정 비교. 15 mm 장배선 대비 3 mm 단배선 적용 시 30~200 MHz 대역에서 뚜렷한 저감 효과를 보이며, 특히 100~200 MHz 대역에서 8 dB 이상 개선된다.

    그림 3에서 확인할 수 있듯이, 접지 배선을 3 mm 수준으로 단축한 후 100~200 MHz 대역에서 CM 노이즈가 8 dB 이상 저감되어 EMI 마진을 충분히 확보할 수 있었다. 결국 Y-Cap에서 중요한 것은 “몇 nF를 썼느냐”보다 “접지까지 몇 mm를 썼느냐”에 가깝다.

    Y-Cap을 타고 흐르는 가청 소음의 정체

    Y-Cap의 또 다른 숨은 문제는 가청 소음이다. SMPS의 스위칭 주파수 자체는 통상 65~130 kHz로 인간의 가청 범위를 벗어나지만, 경부하 시 버스트 모드나 스킵 사이클이 동작하면 스위칭 펄스 열의 반복 주파수가 수백 Hz에서 수 kHz 대역으로 낮아진다. 이 불연속적인 펄스 열은 주파수 스펙트럼 상에서 가청 대역에 강한 고조파 성분을 만들어내고, 이 성분이 Y-Cap을 통해 접지 라인으로 흐르면서 문제를 일으킨다.

    일반적인 Y-Cap에 사용되는 고유전율 세라믹(X7R, Y5V, Z5U 등)은 강유전체(Ferroelectric) 특성을 가지며, 인가 전압에 따라 유전체가 미세하게 변형되는 압전 효과(Piezoelectric Effect)를 나타낸다. 스위칭 노이즈 전압이 Y-Cap 양단에 인가될 때마다 유전체가 수축·팽창을 반복하고, 이것이 기판을 통해 공기 중으로 방사되어 가청음으로 변환되는 것이다. 현상 자체는 세라믹 커패시터의 마이크로포닉스와 동일한 메커니즘이지만, Y-Cap의 경우 안전 규격상 일정 두께 이상의 유전체를 사용해야 하므로 변형량이 더 크고 소음도 더 두드러진다.

    필자가 경험한 사례에서는 정격 15 W급 오픈 프레임 SMPS에서 경부하 동작 시 2~4 kHz 대역의 “찌르르” 하는 소음이 발생했다. 오실로스코프로 Y-Cap 양단을 측정해보니 버스트 모드의 펄스 버스트 반복 주파수가 정확히 가청음의 기본 주파수와 일치했고, Y-Cap을 제거하면 소음이 사라졌지만 CM 노이즈가 15 dB 이상 상승하여 EMI 규제를 통과할 수 없었다.

    저유전율 Y-Cap으로 소음을 잡다 — 트레이드오프의 실체

    이 소음 문제의 근본 원인은 유전체 재료의 압전 계수에 있다. 유전율이 높은 X7R 계열(BaTiO₃ 기반)은 유전율 \( \varepsilon_r \) 이 2,000~3,000에 달하지만, 결정 구조가 외부 전계에 민감하게 반응하여 압전 변형이 크다. 반면 온도 보상용 NP0/C0G 계열(CaZrO₃ 기반)은 유전율이 20~100 수준으로 낮은 대신, 상유전체(Paraelectric) 특성을 가져 압전 효과가 거의 없다.

    Y-Cap 유전체 재료 특성 비교: X7R vs NP0/C0G
    그림 4: Y-Cap 유전체 재료의 특성 비교 레이더 차트. X7R(BaTiO₃)은 고유전율로 소형화에 유리하지만 압전 소음과 DC 바이어스 특성이 취약하다. NP0/C0G(CaZrO₃)는 유전율이 낮아 소형화에 불리하지만 압전 소음 저감, 온도 안정성, DC 바이어스 내성 등 모든 정성적 지표에서 우수하다.

    여기서 실용적인 트레이드오프가 발생한다. 동일한 2.2 nF 용량을 구현하려면, X7R은 \( \varepsilon_r \approx 2500 \) 이므로 작은 디스크 직경으로 충분하지만, NP0/C0G는 \( \varepsilon_r \approx 50 \) 으로 유전율이 1/50 수준이므로 같은 용량을 얻기 위해 훨씬 큰 전극 면적, 즉 더 큰 디스크 직경이 필요하다.

    동일 2.2nF Y-Cap 디스크 직경 비교: X7R vs NP0
    그림 5: 동일 2.2 nF 용량에서 X7R과 NP0의 디스크 직경 비교. NP0는 X7R 대비 약 1.5배 큰 디스크 직경이 필요하지만, 압전 진동이 근본적으로 억제되어 가청 소음이 측정 한계 이하로 사라진다.

    실제로 필자가 적용한 NP0 2.2 nF Y-Cap은 X7R 동일 용량 대비 디스크 직경이 약 6.5 mm에서 10 mm로 1.5배 커졌다(그림 5). PCB 실장 면적은 늘어나지만, 압전 진동이 근본적으로 억제되므로 가청 소음은 측정 한계 이하로 사라졌고 CM 노이즈 억제 성능은 동일하게 유지되었다.

    특성X7R (BaTiO₃)NP0/C0G (CaZrO₃)
    비유전율 εr2,000 ~ 3,00020 ~ 100
    정전용량 온도 계수±15% (−55~+125°C)0 ±30 ppm/°C
    DC 바이어스 특성정격 전압에서 −50% 이상 저하거의 변화 없음
    압전 효과 (소음)강함 — 가청 소음의 주요 원인무시할 수준 — 상유전체
    2.2 nF 디스크 직경약 6.5 mm약 10 mm
    Y2 안전 규격 대응범용 라인업 풍부주문 대응 위주 (제한적)
    적용 추천소음 민감도 낮은 산업용가전, 의료기기, 오디오
    표 1: Y-Cap 유전체 재료 X7R과 NP0/C0G의 주요 특성 비교. 소음이 문제 되는 애플리케이션에서는 디스크 크기 증가를 감수하고 NP0로 전환하는 것이 효과적이다.

    이 선택에서 중요한 점은 Y-Cap의 안전 규격(Y1/Y2)을 만족하는 NP0 재료가 시장에 많지 않다는 현실이다. 대부분의 Y-Cap은 X7R이나 Y5V 기반으로 생산되므로, 저유전율 Y-Cap을 찾으려면 제조사에 직접 문의하거나 특수 라인업을 검토해야 한다. 국내 패시브 제조사 중에서는 Y2 등급의 NP0 디스크 커패시터를 주문 대응하는 곳이 있으며, 용량이 1~2.2 nF 정도라면 디스크 직경 7~10 mm 선에서 구현 가능하다. 용량이 더 필요한 경우에는 Y-Cap을 병렬로 분할하여 개별 소자의 전계 강도를 낮추는 방식도 고려할 수 있다.

    실전 Y-Cap 선정과 실장 가이드

    위의 두 경험을 종합하면, Y-Cap 설계의 핵심 원칙은 다음 세 가지로 요약된다. 첫째, 접지 배선 길이를 극단적으로 짧게 유지한다. Y-Cap 패드와 접지면 사이의 거리가 5 mm를 넘지 않도록 레이아웃하고, 써멀 릴리프 없이 직접 연결하여 기생 인덕턴스를 2 nH 이하로 억제한다. 둘째, 가청 소음이 문제가 되는 애플리케이션(거실용 가전, 의료기기, 오디오 기기 등)에서는 유전체 재료를 X7R에서 NP0/C0G로 전환하는 것을 적극 검토한다. 디스크 크기 증가로 인한 실장 면적 페널티는 1.5배 정도로 수용 가능한 수준이며, 소음 저감 효과는 극적이다. 셋째, 두 조건을 모두 만족시키지 못할 경우 Y-Cap 용량을 여러 개로 분할하여 각 소자의 전계 강도와 전류 밀도를 낮추되, 분할된 각 Y-Cap마다 짧은 접지 경로를 독립적으로 확보해야 한다. 공통 트레이스로 묶어서 접지면까지 길게 빼는 순간 분할의 의미가 사라진다.

    Y-Cap은 SMPS 설계자에게 작지만 결코 만만하지 않은 소자다. “데이터시트 보고 용량만 맞추면 된다”는 생각으로 접근하면 EMC 리테스트와 소음 컴플레인이라는 두 개의 부메랑이 되어 돌아온다. 반대로 배선 길이와 유전체 재료라는 두 변수를 의식적으로 통제하면, Y-Cap은 가장 적은 비용으로 가장 큰 EMC 마진을 벌어주는 고마운 부품이 된다.